台积电向45奈米制程跨出大一步，台积闻名全球的「浸润式曝光显影技术」已经达到量产能力，台积电宣布，十二吋芯片测试时，芯片缺陷已经可以降到七个，缺陷密度低到每平方公分0.014的程度。

/news/2006/02/23/2007358885S.gif

「浸润式曝光显影技术」是台积电独步全球的技术发明，由于在45奈米以下的先进制程需要更精密的显影技术，否则无法准确进行光罩蚀刻等程序。昨日台积电宣布克服「浸润式曝光显影技术」目前的困难，缺陷度趋近于零，可说为45奈米制程装配了重要武器。

由于在高阶先进制程中，曝光显影技术必须更细微、更精确，才能配合越来越小的导线、组件配置作业，曝光时所采用的光波长就必须缩短，否则无法推进到更小奈米数的制程，这是包括IBM在内，所有半导体业者对未来感到不确定性升高的原因，目前学界仍常有专文辩论32奈米制程是否真的可行。

台积电宣布将相关技术推进到只剩七个缺陷，在测试过程中，甚至发现仅有三个缺陷的十二吋晶圆，大幅增加芯片制作过程中的良率。