账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
台积电启动AAA计划 领导IP验证潮流
 

【CTIMES / SMARTAUTO ABC_1 报导】    2007年06月01日 星期五

浏览人次:【1735】

台积电正式宣布启动AAA计划(Active Accuracy Assurance Program),协助客户缩短芯片设计前置时间。台积电于1995年引进 AAA 计划,并不断提出降低风险计划及执行相对改善方案。

台积电表示,AAA计划的目的是对独立硅智财供货商(third party IP vendor)提供的IP先进行验证,减少客户在采用IP时对质量及制造上的疑虑,以缩短芯片设计前置时间,让芯片推出的时间能跟上应用产品的生命周期。

在产业朝90与65奈米的趋势下,从过去CPU、内存的整合,到现在混合讯号、射频都持续设计到一颗单芯片中,使得芯片的复杂度与重要性与日俱增。为了因应随之而来的设计挑战,台积电才会启动AAA计划,去对台积电本身开发的IP,及其它独立供货商的IP等进行验证,让客户有更多重的选择,以最快最便宜的方式设计及制造芯片。

芯片设计时间拉长,设计成本及光罩成本也大幅上升,台积电为了协助客户缩短芯片设计时间及成本,所以对独立EDA工具、IP等供货商的产品进行验证,例如,目前的现况来说,一颗复杂的SoC没有人能够自行设计出一颗芯片上所有的功能方块。对提供模拟/混合讯号IP的供货商来说,为保护其智财权,均是先提供高级语言的组件设计,让客户先行验证,之后才为其进行电路设计。

AAA计划仍引起独立IP供货商的质疑,台积电指出,台积电的本业仍然在晶圆代工上,台积电过去十数年来已累积了不少IP,但主要是提供基础型(Foundation)IP,所以不会跟提供软IP或硬IP核心的客户抢生意。

關鍵字: 台積電 
相关新闻
Ansys与台积电合作多物理平台 解决AI、资料中心、云端和高效能运算晶片设计挑战
M31携手台积电5奈米制程 发表MIPI C/D PHY Combo IP
Microchip扩大与台积电夥伴关系 日本建立专用40奈米制程产能
台积电携手半导体中心推动台湾半导体研究升级
ADI扩大与TSMC合作以提高供应链产能及韧性
comments powered by Disqus
相关讨论
  相关文章
» 未来无所不在的AI架构导向边缘和云端 逐步走向统一与可扩展
» 关於台积电的2奈米制程,我们该注意什麽?
» 灯塔工厂的关键技术与布局
» 没有墙的厂房资安,如何保平安?
» 日本真能透过台积设厂振兴半导体产业吗?


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8563N4LHMSTACUK5
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw