3D IC技術在市場上醞釀已久，卻遲遲停留在只聞樓梯響，不見人下來的階段。然而，3D堆疊架構對於晶片間的異質性整合，其實扮演著十分重要的角色，特別是極力打造SoC晶片的半導體設計商們。而3D堆疊的晶片整合方式，將在FPGA上率先實現。

Xilinx在其7系列的高階元件Virtex-7 H580T上，已經開始採用3D堆疊架構，這也是全球首款異質的3D FPGA晶片，主要技術基礎是透過SSI（堆疊晶片互聯），將 FPGA與收發器進行整合，這同時也是一種創新。Xilinx未來更多的FPGA產品，包括最新的ZYNQ平台，都會採用3D堆疊的方式來設計。

Avnet市場總監馮永昌指出，儘管一般人認為3D堆疊的方式會增加封裝方面的成本，然而就良率的角度來看，同樣面積的晶片上，有相同數量的邏輯閘，若採用單一塊晶片，對比切割成更小的區塊，透過立體堆疊方式製作的3D晶片，則採用3D堆疊的方式，將會有更高的良率。

主要的原因在於，晶片上邏輯閘的數量越多，晶片的良率相對將會較難提高。以同樣面積的晶片來看，若將晶片切割成更小單位晶片，每單位的邏輯閘數目相對減少，更可以提高每個單位晶片的良率。將這些良率更高的晶片，透過3D堆疊的方式整合在一起，堆疊後邏輯閘的數量是一樣的，也就是運算效能相同。但由於每單位晶片邏輯閘數目更少，生產過程良率高，無形中成本將會更為降低。

此外，採用3D堆疊，還有更多好處。透過平面的線路傳輸訊號，會花費更久的時間。如果採用垂直方式來傳遞訊號，速度將會更快。3D堆疊主要是讓單位晶片面積更小化，再採用堆疊方式來提高邏輯閘密度。透過垂直的金屬互聯層傳遞訊號，等於面對面這樣的迅速，這對於FPGA的處理效能將會大大的提升。

3D堆疊，無疑將成為FPGA未來征服市場的一大利器。特別是未來FPGA將朝向SoC方向發展，透過3D立體堆疊，讓FPGA的整合之路將更為順遂。