柏士半导体(Cypress Semiconductor)发表该公司新版Warp软件6.0，柏士表示，Warp R6.0可编程逻辑设计(programmable logic design, PLD)软件与以往发行的版本相同，Warp R6.0 亦提供99美元的超值版，以及另外两款拥有更多功能的专业版与企业版。

柏士发表新版Warp软件

柏士指出，Warp R6.0延续所有原柏士成为全球VHDL与Verilog-based PLD设计软件的功能与优点，Warp至今已售出25,000套。在1991年柏士率先倡导在可编程逻辑设计中采用HDL，其设计工具支持VHDL IEEE-STD-1076/1164与Verilog IEEE-STD-1364，并让用户能在所有主要EDA环境中整合Warp软件。由于柏士发展出自己的VHDL与Verilog合成软件，Warp不但提供了许多仅在高价设计工具中才有的功能，并且使设计人员能发挥出所有的效能，与缩短产品上市时间，而不需在软件工具上投资巨额的资金。

柏士的Warp R6.0可应用在独立的CPLD研发系统或整合至第三方的EDA环境中。柏士CPLD装置现已获得Aldec、Cadence、Exemplar Logic、Innoveda、 Mentor Graphics、Synopsys，以及Synplicity等厂商推出同步处理工具的支持。每款Warp产品皆能在所有主要操作系统下运作，包括Windows 95/98、 Windows NT、 Sun Solaris、以及HP工作站等等。在此广泛的支持下，几乎所有设计人员都能利用柏士的可编辑逻辑产品进行研发。