Silicon Labs（芯科实验室）推出一款免费的软体工具，使工程师仅需透过几次简单的点选操作就能够轻松快速从示波器资料档案中计算出PCI Express（PCIe）时脉抖动结果，进而易于验证PCIe规范相容性，并缩短系统开发时间。 Silicon Labs的时脉抖动计算工具是目前可用于PCIe 1.0、2.0、3.0、4.0规范的标准抖动计算器，并免费提供给致力于开发的PCIe架构应用之所有人员。该工具设计支援PCIe通用时脉和分离时脉架构，其开放给整个业界而不仅限于使用Silicon Labs的时脉产品。

Silicon Labs的时脉抖动计算工具是可用于PCIe 1.0、2.0、3.0、4.0规范的标准抖动计算器，设计支援PCIe通用时脉和分离时脉架构。

Silicon Labs针对PCIe技术推出的抖动计算工具已就绪，开发人员可以免费从网站下载：www.silabs.com/pcie-learningcenter。

自从十年前PCIe作为桌上型PC的串列互联介面诞生以来，PCIe标准已经发展逾三代，并广泛应用于刀锋伺服器、储存、嵌入式运算、IP闸道、工业系统和消费性电子产品等。 PCIe技术也已用于FPGA和SoC装置，为系统内传输资料提供了灵活而高性能的资料传输方法。虽然PCIe规范指定100MHz、+/-300ppm频率稳定性的参考时脉，但是一些FPGA和SoC设计内部可能会运行高达250MHz的参考时脉频率，这使得评估时脉抖动成为关键的设计考量。

PCIe技术中的滤波器遮罩和抖动计算在开发过程中经常被误解。大多数示波器没有配备必要的滤波器遮罩以获得正确的PCIe时脉抖动计算，这会产生「为什么测量结果和资料手册规格不符」的困惑。开发人员经常报告PCIe抖动测量结果高于时脉资料手册规格，这是不正确的测量结果而非设计问题。作为PCIe时脉产品供应商，Silicon Labs创建了PCIe抖动计算工具来因应这些需求，其提供硬体设计者一款可供下载的实用工具，以便迅速确定被测时脉是否满足PCIe抖动要求。

Silicon Labs针对PCIe技术推出的时脉抖动计算工具拥有直觉的图形化使用者介面，能够引导开发人员仅需透过几个简单的步骤就能从示波器资料档案中计算出时脉抖动。该工具包括PCI-SIG为PCIe 1.0、2.0、3.0、4.0通用时脉和分离时脉参考架构而定义的所有滤波器遮罩，支援独立的展频(SRIS)和非展频(SRNS)技术。用户可以藉由简明易读的摘要格式获知抖动结果，无需凭猜测来工作，进而确保系统设计满足PCIe规范并具备足够的抖动容限。另外用户还可将抖动计算结果保存为PDF档以供将来参考。

相关报导指出，Silicon Labs已宣布其时脉产生器和缓冲器满足PCIe 4.0规范要求。所有相关的产品资料手册已经更新，以符合PCI Express基本规范4.0 rev 0.5。

Silicon Labs时序产品行销总监James Wilson表示：「为了能简化时序设计工作，我们开发出时脉抖动计算工具来协助开发人员尽可能快速、容易、精准的获取PCIe抖动测量结果。作为提供给业界的一项服务，我们将这款好用的时脉抖动计算器免费提供给所有从事与PCIe资料汇流排标准相关的开发人员，无论他们采用哪一家时脉IC供应商产品均适用。」

Silicon Labs提供全面性的时序产品系列，包括石英振荡器、压控石英振荡器、任意频率任意输出时脉产生器、时脉缓冲器、抖动衰减器、网路同步器和PCIe 1.0、2.0、3.0 、4.0时脉产生器和缓冲器。 （编辑部陈复霞整理）