赛灵思今日宣布推出Vivado ML版本，业界首款基于机器学习（Machine Learning）优化演算法，并且先进地针对团队协作的设计流程所打造的FPGA 电子设计自动化（EDA）工具套件，能大幅节省设计时间和成本。与Vivado HLx版本相比，Vivado ML版本将复杂设计的编译时间缩短5倍，且突破性地提升平均达10%的设计结果品质（Quality of Results；QoR）。

/news/2021/06/23/1941501080S.png

赛灵思软体与AI解决方案行销总监Nick Ni表示：「当今的EDA设计师正面临设计复杂性不断提升的挑战，而机器学习是加速设计过程和达成QoR效益的下一个大跃进。Vivado ML版本将帮助开发人员缩短设计周期，并为从设计创建到收敛（design closure）提供全新的生产力水准。」

Vivado ML版本支援基于机器学习的演算法来加速设计收敛。该技术具有以机器学习为基础的逻辑优化、延迟估测和智慧设计执行，可自动执行策略以减少时序收敛的迭代（timing closure iteration）。

国家仪器（National Instruments）首席硬体工程师Robert Atkinson表示：「全新 Vivado ML版本的智慧设计执行颠覆了传统，藉由一键式的方法来积极改善时序结果，它所生成的QoR建议带来了极大效果，并且能藉由减少用户分析来提供专业级的品质结果，特别是针对难以收敛的设计。」

赛灵思也同时导入「抽象外壳（Abstract Shell）」的概念，让用户在系统中定义多个模组，以增量与并行的方式进行编译。与传统完全系统编译相比，这样的设计使编译时间平均缩短了5倍，最多甚至能缩短17倍。抽象外壳还可以将设计细节隐藏在模组之外，以协助保护客户的IP，这对于FaaS（FPGA-as-a-Service）应用和加值系统整合商至关重要。

此外，Vivado ML版本改善了与Vivado IP Integrator之间的协作设计，可使用全新「模块设计容器（Block Design Container；BDC）」功能达成模组化设计。这项功能促进了针对团队协作的设计方法，并允许采用分治（divide-and-conquer）策略来处理多个站点共同合作的大型设计。

诸如赛灵思Dynamic Function eXchange（DFX）等独特的灵活应变功能，可透过在执行期间远端动态加载客制化硬体加速器，以更有效地利用晶片资源。 DFX具备在几毫秒内加载设计模组的能力，借此开辟了许多全新的使用案例，例如汽车在处理影格（frame）资料时可切换不同的视觉演算法，以及基因分析在进行DNA定序过程中可切换不同演算法。