Mentor Graphics推出Catapult C Synthesis，能利用無時間性C++語言 (untimed C++) 產生高品質暫存器轉移層級 (RTL) 描述的演算法合成工具，速度最快可達到傳統人工方式的20倍。有了Catapult C Synthesis，設計人員就能大幅減少RTL的實作時間，改善設計流程的可靠性，同時將硬體縮小。Catapult C Synthesis主要用來協助設計人員為次世代的運算密集應用發展ASIC以及FPGA元件，例如無線通訊、衛星通訊和視訊影像處理。結合系統層級和硬體設計，Catapult C Synthesis可以搭配Mentor Graphics ModelSim模擬器，為以C語言為基礎的設計流程創造出基本架構。

Mentor Graphics設計建立與合成部門總經理Simon Bloch表示，Mentor與專門設計高複雜性元件的重要電子廠商密切合作，共同發展和證明Catapult C Synthesis工具的優點。根據超過10個Tapeout的結果顯示，這些公司都能產生可靠硬體，其體積最多減少一半，而且所需時間大幅縮短。毫無疑問的，Mentor Graphics的Catapult C Synthesis工具將對未來以C語言為基礎的ASIC和FPGA設計產生重大衝擊。

Catapult C Synthesis可以對核心演算法及界面都是無時間性的C++原始程式進行合成，也是目前唯一具備這項能力的工具，這讓設計人員得以針對各種微架構和界面設計執行詳細的what-if 分析，進而產生完全最佳化的硬體設計。設計人員可以利用標準RTL合成產品將此工具產生的RTL合成為邏輯閘，例如用於ASIC的Design Compiler以及支援FPGA的Precision® RTL。

易利信行動平台部門EDA暨設計方法協調專案領導人Peter Nord表示，他們能將邏輯閘數目減少31%，由於這與矽晶片面積及功耗緊密相關，因此結論不言自明。Mentor與易利信合作發展以C語言為基礎、並能滿足易利信需求的工具，易利信認為這是非常好的合作經驗。