美商賽靈思（Xilinx）推出Vivado設計套件HLx版，為All Programmable SoC、FPGA元件及打造可重用的平台提供了全新超高生產效率的設計方法。全新的HLx設計套件包含高階系統、設計和WebPACK版本。所有HLx版本的設計套件均具備C/C++函式庫、Vivado IP整合器（Vivado IPI）、LogicCORE IP子系統等Vivado高階合成（Vivado HLS）技術，以及完整的Vivado建置工具套件，讓主流系統設計人員能夠方便地使用生產效率高、先進的C語言與IP設計流程。除此之外，當設計人員將全新的UltraFast 高生產效率設計方法指南與這些工具一起使用，可較傳統的設計方法提升10至15倍效率。全新HLx版設計套件為Vivado設計套件的免費升級方案。

HLx強化SDx開發環境用於創新並擴展部署可重用的

為創新與編程可重用的平台帶來超高設計效率

過去三年，賽靈思的客戶已率先採用以C語言和IP為主的設計技術和設計方法，現在全新HLx版本的Vivado設計套件將其已成熟的技術納入，並足以證明其提升10至15倍設計效率的潛力。為了達到此超高設計效率，客戶運用了如下全部或者部分設計技術和方法：C語言設計和優化重用模式、IP子系統重用、自動化整合及加速設計收斂等四種方法。

有別於將絕大部分精力集中於設計流程後段的傳統RTL式設計，以C語言和IP為基礎的設計可大幅重覆使用設計，以加快設計速度、針對更好的微架構快速探索更多設計的可能性、使用RTL設計轉換取代易出錯的手動式C語言、免除整合C和RTL的IP時所需的時間和錯誤，並可大幅縮短驗證時間。客戶使用高層次抽象化時，可快速讓整體設計變得更好，同時在效能、功耗和使用率獲得一致或更好的結果品質（QoR）。

為實現這些高生產效率的設計流程，全新HLx版套件包含Vivado HLS、Vivado IPI、LogicCORE IP子系統，以及全套Vivado建置工具套件。此外，賽靈思與其所有聯盟計畫夥伴，將針對視訊和影像處理、汽車駕駛輔助系統（ADAS）的機器學習及資料中心等特定應用市場，持續擴大C語言函式庫。賽靈思全新的LogiCORE IP子系統，具備可高度靈活配置，針對特定應用市場整合了多達80個IP核心的客製化架構，以及軟體驅動程式、設計範本和多種測試設計。全新的 IP子系統可因應乙太網路、PCIe、視訊處理、影像感測器處理和OTN開發等用途。這些IP子系統均符合AMBA AXI 4互連協定、IEEE P1735加密和IP-XACT等業界標準，以確保能與賽靈思及其聯盟計畫夥伴所提供的IP相互作業並加速整合。

以C語言為基礎的IP和預設的IP子系統結合，可透過Vivado IPI快速組合以達到自動化整合目的。Vivado IPI自動化整合提供一個可辨識元件和平台的互動式開發環境，其智慧型功能可支援重要IP介面之自動連結、簡易IP子系統、即時DRC、介面變動通知，並具備效能強大的除錯功能。自動平台辨識功能可藉由預先配置ZynqR SoC和MPSoC處理系統，透過正確的周邊元件、驅動程式和系統記憶體配置來支援目標設計。設計團隊可快速辨別、重用和整合軟硬IP，並鎖定ARM處理系統和高效能FPGA邏輯。

賽靈思設計方法行銷部門資深總監Tom Feist表示：「全新HLx版設計套件提供一個可重用All Programmable平台的設計和編程架構。賽靈思所有的Vivado軟體提供了先進的設計工具、IP和UltraFast設計方法，讓我們的主流系統客戶可專注於設計具差異性價值的功能，並可用更快的速度完成更好的設計。」

HLx 強化SDx開發環境以擴展設計與部署平台

全新HLx為硬體工程師加速All Programmable平台的設計、修改及編程作業，並進一步豐富了賽靈思專為軟體和系統設計人員所設計的SDx開發環境（包含SDSoC、SDAccel和SDNet）。SDx開發環境可讓採用C、C++、OpenCL和新興的封包處理P4語言，透過HLx開發環境設計的平台進行軟體定義編程。HLx和SDx代表了賽靈思加速設計解決方案的全新世代，為系統設計人員運用Zynq SoCs、MPSoC、ASIC級FPGA和3D IC等新一代All Programmable元件開發更具智慧度與差異性功能的連網系統提供強大支援。

全新HLx升級版，已納入Vivado設計套件2015.4版，並支援賽靈思7系列、UltraScale和UltraScale+元件。（編輯部陳復霞整理）