通信積體電路供應商IDT公司，推出高性能TeraSync DDR FIFO系列，它是業界唯一具有兩倍數據速率功能的FIFO系列。

該公司表示:通過兩倍的資料速率介面和先進功能組，該系列將系統性能水平推向新高，提供高達250 MHz的時脈及40 Gbps的傳輸速率，比企業和運營商級市場上現有的先進應用的頻寬高出兩倍以上。

TeraSync DDR FIFO適用於SONET、光纖通道、Gigabit乙太網，以及圖像處理和設備應用。以IDT在FIFO產品領域一貫的經驗和地位，TeraSync DDR FIFO系列提供了高成本效益的解決方案，適用於需要高頻寬的應用，使用戶能夠更有效地管理資料通信。

通過時脈和匯流排去耦，TeraSync DDR FIFO系列能實現高速、高密度資料緩衝，提高整體系統性能。該系列還能解決匹配速率和匹配匯流排寬度等其他傳統內部晶片上通信問題，並採用獨特的x10, x20和x40配置。

IDT FIFO產品總監Mario Montana表示："TeraSync DDR FIFO系列是高速通信系統的解決方案，極具成本效益地滿足亞洲客戶對高頻寬的需求。在性能、密度、主板占位元及成本方面考量的情況下，我們提供業界最高資料速率。"

當並聯使用兩個TeraSync DDR FIFO時，該解決方案還提供業界最有效的OC-768線速緩衝。通過保留輸入/輸出(I/O)接腳和將時脈頻率減半，該設備使每各接腳傳輸速度達到了500 Mbps的頻寬，且所佔的空間小於任何現成的解決方案。

該設備提供領先業界高達5 Mbits的密度，並將高頻寬通信系統和硬體中，日益增加的資料、語音和視訊傳輸表現的更好。該設備提供兩倍的資料速率與單數據速率相匹配，允許一個設備埠以兩倍數據速率模式操作，同時另一個埠以單數據速率模式操作。

除了傳統的FIFO功能和兩倍的資料速率，TeraSync DDR FIFO系列的特點還包括功耗極低和先進的配套特性。TeraSync DDR FIFO還提供用戶選擇輸入/輸出，支援帶有3.3 V容錯輸入功能的2.5 V LVTTL/ LVCMOS、1.8V的LVCMOS/eHSTL、以及1.5 V的 HSTL。其用戶可編程序的配置可用於每個埠。

設計人員運用TeraSync DDR FIFO系列先進的球閘陣列(BGA)封裝，可以在不增加主版空間的情況下提高系統頻寬。這些208球閘陣列封裝選擇中包括一個能促進調整、測試製造性能及主版產率的JTAG介面。

I