账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
Cadence益华计算机推出新的Cadence Allegro平台
加速高效能、高密度连接导线设计

【CTIMES/SmartAuto 报导】   2004年03月10日 星期三

浏览人次:【6130】

Cadence益华计算机宣布推出新的Cadence Allegro系统连接导线(system interconnect)设计平台,以加速高效能、高密度连接导线的设计,并使设计达到优化。Allegro平台可提供各项经过验证、最高质量的设计及分析工具,以支持新一代的协同设计方法,方便整个系统设计链的成员可以共同合作。透过Allegro平台的强大功能,可以减少在IC、封装和PCB设计等设计领域中,重复进行设计作业的次数,因而获得许多优势。这个新的平台可以提供一个可同时适用于设计输入、讯号及功率整合,并以条件限制驱动的流程,同时也可支持系统连接导线的所有实行作业。为了能够让您确实了解这项新的协同设计方法,Cadence益华计算机正在利用其PCI Express*设计链,在silicon design-in套件中增加一项新的方法。

Cadence益华计算机执行副总裁兼总经理,Lavi Lev表示:我们IC及系统客户表示,目前高复杂度IC设计最主要的瓶颈,就是系统连接导线设计,而这也是延误产品推出上市速度的主因。Allegro平台可针对这项问题,提供一个经过优化的高效能解决方案,大幅节省作业的时间和成本。若结合Cadence Virtuoso及Encounter平台,更可以帮助半导体和系统方面的客户,克服设计链与高速系统连接导线设计方面的各项挑战。

關鍵字: 益华计算机  Lavi Lev  其他電子邏輯元件 
相关产品
Cadence推出全新Certus设计收敛方案 实现十倍快全晶片同步优化签核
Cadence推出Optimality Explorer革新系统设计 以AI驱动电子系统优化
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证
Cadence推出Tensilica浮点运算DSP系列 为运算密集应用提供可扩充效能
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
  相关新闻
» Cadence获颁赠绿色系统夥伴奖 肯定协助台湾产业迈向绿色永续
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
  相关文章
» 3D IC 设计入门:探寻半导体先进封装的未来
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BQ61LULGSTACUKQ
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw