益华计算机（Cadence）宣布，创意电子（Global Unichip ）将以CPF为基础的Cadence低功耗解决方案，整合至其PowerMagic设计方法中，协助客户将复杂的低功耗ASIC设计实现优化。

创意电子在PowerMagic设计方法，针对ASIC设计验证与实现，整合Cadence低功耗解决方案（包括Cadence Encounter RTL Compiler、Encounter数字设计实现系统(EDI)与Encounter Conformal Low Power），以及其内部自行开发的设计工具，开发出完整一贯流程的低功耗ASIC设计流程，包括先进的动态电压频率调整（dynamic voltage frequency scaling，DVFS）技术。而这关键技术能够在同一芯片上实现多重可变电压（voltages）的电压区块（power domain），也能够在无需颠峰效能时降低电路电压。

Cadence低功耗解决方案从早期的设计规划开始，涵盖前端设计、合成与实体设计实现，提供设计到signoff的完整流程方法；在每个阶段都能够透过功耗估计与分析而实现一致性与收敛。除了设计实现之外，更佐以完整的静态、动态与正规功耗验证技术，以达成前后一致（closed-loop）的验证方法。这个完善整合、高度自动化、具备功耗意识的解决方案，不仅拥有业界顶尖设计服务支持，亦获得以功耗为焦点的业界联盟，如业界最大的功耗联盟（Power Forward Initiative）与Si2低功耗联盟等的支持。

创意电子设计服务副总经理谢纪强表示，经由该公司的工程设计人员实际测试及实作，Cadence低功耗解决方案足以顺利完成65奈米制程、千万晶体管的低功耗芯片设计优化，同时也正确地完成10个以上电压区块与50个电压模式的设计及验证。其完美的整合让低功耗设计实现与验证更有效率，并协助ASIC设计工程师解决复杂的低功耗设计议题。