賽靈思（Xilinx）於昨（7）日發表全新ISE Design Suite 13.3設計套件，其中結合了許多全新功能，能讓數位訊號處理器（DSP）設計業者針對無線、醫療、航太與國防、高效能運算與視訊應用等設計，輕鬆地加入位元精準的完全客制化單、雙精度浮點運算功能。客戶可透過System Generator for DSP，以及運用Xilinx Floating-Point Operator IP LogiCORE執行上述設計流程。結合單、雙精度、以及具備完全客制化精度浮點運算功能，加上System Generator for DSP帶來的高生產力，DSP設計業者可在這種環境中輕鬆地設計、模擬和建置各種浮點運算設計，並能對矽元件部分及系統所需要的功耗擁有更佳的掌握度。

賽靈思公司設計方法行銷部門資深行銷總監Tom Feist表示，相較於競爭廠商提供的解決方案，目前只有System Generator for DSP能為研發業者提供位元精準的解決方案，也就是該公司能保證模擬模型可吻合實體設計的硬體建置。賽靈思的7系列28奈米FPGA能在單一元件中提供運算速度高達1.33 teraflop的單精度浮點運算效能，進而帶動業者相繼運用這個簡單易用的設計流程，開發出完美的成品。

ISE Design Suite 13.3設計套件也加入了Red Hat Enterprise Linux 6作業系統，並針對邏輯、嵌入式和系統版本用戶提供加強的生產力功能。所有版本都內含隨插即用IP的加強功能和支援7系列FPGA。嵌入式與系統版本內含Platform Studio簡單易用的強化功能，其中包括全新的圖形化設計檢視（Graphical Design View）功能。邏輯版內含支援PlanAhead設計分析工具的生產力強化功能，包括針對HDL檔案的圖形階層檢視器（Graphical Hierarchy Viewer）。

客戶現在即可上網下載ISE Design Suite13.3設計套件，並可馬上著手進行設計。另外，客戶還可下載賽靈思最新有關System Generator中浮點運算支援的白皮書，進一步瞭解IDS 13.3如何提升生產力。