Altera公司宣佈，FPGA首次實現了對高性能DDR3記憶體介面的全面支援。在最近通過的JESD79-3 JEDEC DDR3 SDRAM標準下，Altera Stratix III系列FPGA可以幫助設計人員充分發揮DDR3記憶體的高性能和低功率消耗優勢，這類記憶體在通訊、電腦和視訊處理等多種應用中越來越重要。

這些應用處理大量的資料，需要對高性能記憶體進行快速高效率的存取。符合JESD79-3 JEDEC DDR3 SDRAM標準可滿足DDR3記憶體的1.5V低功率消耗電壓供電要求，在下一代系統中，使系統功率消耗降低了30%，而且性能更好，記憶體容量更大，同時保持了對現有DDR應用的軟體相容性。

Stratix III FPGA支援直接嵌入到I/O單元中的讀寫均衡功能。這可以保證符合JEDEC寫入均衡要求，校正到達FPGA的資料。DDR3 DRAM生產廠商Elpida、Micron、Qimonda、Samsung和Hynix都能夠為今後的最終產品使用提供合格的各種速率和容量的DDR3記憶體。

DDR3中使用的飛過（fly-by）終端提高了訊號完整性，但是導致時鐘和資料訊號之間出現飛行時間（flight time）偏移。Altera針對高速工作提供交錯DQ訊號，從而補償了偏移。

DDR3記憶體滿足了當今高階記憶體應用對低功率消耗和高性能的需求。Stratix III FPGA 24個模組化I/O模塊上的1,104個用戶I/O接腳均支援DDR3 SDRAM高速外部記憶體介面，所有I/O模塊都有專用DQS邏輯，每個I/O含有31個嵌入式暫存器，可最大程度地發揮DDR3的性能。Stratix III元件支援最大時鐘速率400 MHz、最大資料速率800 Mbps的DDR3。

Stratix III FPGA開發設計使用Quartus II設計軟體版本7.1訂購版，可在www.altera.com/download下載。Stratix III FPGA將於8月份開始發售。

DDR3 SDRAM標準包括特性、功能、直流和交流特徵參數、封裝以及球腳／訊號分配等。該標準定義了x4、x8和x16 DDR3 SDRAM元件JEDEC相容512 Mbits至8 Gbits的最小要求。JEDEC是半導體行業標準的領先開發者。可以從JEDEC網站www.jedec.org下載上個月公佈的DDR3標準。