美國國家半導體推出符合雙重測試模式的10:1 匯 流 低 壓 差 動 訊號 傳輸（Low Voltage Differential Signaling, 簡 稱 LVDS）序 列器及反序列器晶片組。該款全新晶片包括SCAN921023及SCAN921224 兩款型號，不僅能以符合IEEE1149.1標準的邊緣掃描存取測試（JTAG） 存取設備的數碼電晶體－電晶體邏輯面（TTLside），而高速內置自 我測試（BIST）則可同時於高速系統頻率下，驗證LVDS通道的互連。

美國國家半導體介面部市務總監Guy Nicholson表 示︰「隨 著 現 今 電 訊 業迅速發展，尤其是第三代流動電話基站製造商，將繼續帶動結合數據、話音及視象的趨勢，驅使系統頻寬高速增長。LVDS技術能滿足這些頻寬的嚴格要求；不過，若在高速系統頻率及傳輸速率下運作，唯邊緣掃描存取測試及高速內置自我測試兩套方法，方能於密集式底板上驗證硬件的互連性能。」

該兩款新晶片執行高速內置自我測試（RUNBIST）指令時，即會自動同步運作，進行虛隨機位元序列（PRBS）位誤差率測試（BERT）。期間，序列器產生虛隨機模式，而反序列器則負責偵測位元流，並將錄得的數據與預期的模式加以比較。「測試完成」及「通過／失敗」的圖標表示位元誤差少於千萬分之一。由於SCAN921023/1224兩款晶片均具有高速的互連性能，故須運用RUNBIST進行故障檢測（如電容），否則必須單獨使用標準的1149.1 EXTEST方法。

美國國家半導體的晶片採用嶄新的技術，能序列多達十組的平行數據位元流，並同時加入時鐘訊號，之後再通過反序列過程，重新分開時鐘訊號與數據訊號，將兩者分別傳送至平行接收器的介面。所以新晶片能有效加速數據傳輸，通過密集式底板的數碼基架。該晶片是目前唯一能驅動帶二十個插槽的底板的序列器，此外，反序列器能將隨機數據注入現有的數據流中，令運作中的系統也安裝插卡。通過單差動雙布線而產生的200至600Mbps的高速數據傳輸，更進一步縮減電路板的面積，並將電線及連接器的闊度減至最少，使系統成本降低。這款晶片與同類產品相比，其耗電量為最少（在660Mbps時僅需600mW），並可減少電力損耗，避免電力供應中斷，以及減低冷卻系統的要求。

用戶可用晶片將數據匯流至多個反序列器或以點對點方式傳送數據，並提供所需的頻寬，將數碼資料由射頻轉換器高速傳送至數碼訊號處理基帶處理單元。