賽靈思（Xilinx）日前宣佈推出全新ISE 12設計套件軟體，為顧客提供前所未有的功耗與成本最佳化，以及更高的設計生產力。ISE設計工具提供業界智慧型時脈閘控技術，可降低高達30%的動態功耗。此外，此全新套件亦能針對隨插即用的設計，提供以時序驅動的設計保存技術、符合AMBA 4 AXI4的IP支援，以及具備第四代部份重新組態功能的一個直覺式設計流程，進而為廣泛的高效能應用降低系統成本。

全新 ISE 12設計套件可支援 Xilinx Virtex-6與Spartan-6全系列FPGA元件，為業界唯一的特定領域設計套件，可針對邏輯、數位訊號處理（DSP）、嵌入式處理與系統層級設計，提供相容的設計流程與工具組態功能。

賽靈思ISE設計套件資深行銷總監 Tom Feist 表示，賽靈思的FPGA元件為廣泛應用與市場的數萬個工程師，提供一個創新平台，讓他們可以繼續將賽靈思的FPGA運用在其下一世代產品設計中，並能在低功耗與高效能之前取得平衡點，進而降低系統成本。ISE 12設計套件已為這些設計目標進行最佳化，並具備功耗與成本效益的各種軟體創新，可充分發揮 Virtex-6與Spartan-6元件與平台的功能，並提升總體設計生產力。

ISE 12設計套件具備FPGA業界首創的智慧型時脈閘控技術，提供完全自動化分析與細微邏輯片最佳化功能，特別針對降低在數位設計方案中，主要影響動態功耗分散的移轉次數而開發出來的套件。此技術使用獨一無二的一系列演算法為設計方案進行分析，來偵測每個邏輯片中的序列式移轉，並能在移轉時，不會改變下游的邏輯與互連。此軟體產生的時脈驅動邏輯在邏輯片層級上，可在不用關閉整個時脈網路的情況下，自動關閉不必要的活動，進而累積功耗。