針對高性能數位訊號處理（DSP）設計，Altera發佈具有第二代模型合成技術的DSP Builder工具版本8.0。該技術使DSP設計人員第一次能夠自動產生採用高階Simulink設計描述架構的時序最佳化RTL程式碼。借助這項新的DSP Builder特性，設計人員可在幾分鐘內即實現接近峰值FPGA性能的高性能設計；與手動最佳化HDL程式碼需要數小時甚至數天時間相比，大幅地提高了效能。

The MathWorks訊號處理和通訊市場總監Ken Karnofsky表示：「DSP Builder第二代採用模型架構的合成技術，在設計高性能DSP時，客戶可以借助該技術使用Simulink做為建模、模擬和實施環境。此技術大量提升了設計人員在Altera FPGA上實現DSP功能時的效能。」

設計無線基地台多載波、多天線RF處理等實際應用中的多通道訊號處理資料通路時，新的DSP Builder第二代合成技術大幅提高了效能。DSP Builder工具自動加入串流階級和暫存器，透過分時多工技術產生高度最佳化的功能設計，例如數位昇頻（DUC）、降頻（DDC）、峰值因數抑制（CFR）和數位預失真（DPD）等功能。這將可大幅地提高效能，使用戶能夠迅速完成系統層級設計，並針對載波頻寬、載波數、天線和分區變化輕易調整設計。DSP Builder版本8.0提供了多天線、多載波WiMAX和WCDMA DUC與DDC設計等的設計實例。

Altera軟體、嵌入式和DSP市場總監Chris Balough指出：「Altera不斷地為FPGA設計效能設定標準，包括高性能DSP設計。DSP Builder版本8.0中包含的創新合成技術實現了時序推動的FPGA實施環境，幫助設計人員透過簡單的按鈕點選，便可獲得他們需要的系統性能——並且效能提高了一個數量等級。」