Mentor Graphics日前宣佈推出FPGA Advantage 5.2，最新版本的硬體描述語言設計流程工具；這套領先市場產品提供一套整合環境，協助工程人員設計、管理、模擬以及合成各種FPGA元件。新工具增加多項功能特色，可改善設計的建立與重複使用程序，提高元件合成能力，並產生更精確的時序資料；由於功能改良範圍涵蓋整個流程，工程人員享有更平順可靠的設計解決方案，讓複雜FPGA與可程式邏輯元件的設計更簡單。

FPGA Advantage產品行銷總裁Valerie Rachko表示，新工具提供目前最先進可靠的多種功能特色，例如記錄與建立設計的最佳功能，或是複雜設計的漸增式模擬。隨著新版本的推出，流程各階段的整合會更平順，工程師只要按一個鍵，就能在設計建立、合成與模擬各階段之間隨意轉換。

Mentor表示，重複使用既有設計時，工程人員必須花大量時間把舊程式碼匯入新設計，這是設計重複使用的重大瓶頸。新版工具提供一項最新的遞迴檔案搜尋功能，設計工程師可迅速設定搜尋目標，然後搜尋一個包含許多矽智財權檔案的目錄，並將結果匯入一個複雜的元件設計；在將結果加入新設計之前，工程師也可以查看重複使用的設計架構，使舊程式碼的整合更加順利。FPGA Advantage 5.2也包含最新的HTML文件功能，讓廠商能透過一個安全網站分享設計資訊；這些設計都使用一種容易瞭解的格式，它會顯示設計架構以及不同硬體描述資料間的關係。新工具也採用更強大的HDL2Graphics轉換引擎，可支援漸增式程式碼復原能力；若程式碼文字被漸增修改，新工具可透過一個對應圖形視窗，輕易顯示出被修改的部份。

Interface-Based Design（IBD）是Mentor以界面為基礎的最新專利設計技術，可透過一種容易查閱的精簡表格來顯示設計連線結構，讓工程人員更輕易完成目標電路的線路設計。FPGA Advantage 5.2也提供新的全域信號與註解欄位，不但讓產生的程式碼更容易閱讀，工程師也更容易把選擇的電路單元加到目標設計。功能改良後的IBD技術也讓下游的電路合成步驟更有效率，設計人員可設定任何網路、連接埠、功能方塊或零件的合成屬性，然後自動將這些屬性傳送給合成引擎。FPGA Advantage 5.2還擴大Mentor Graphics TimeCloser合成技術的應用範圍，讓它也支援Altera公司的Quartus-II設計環境；透過TimeCloser技術的協助，設計人員只要根據放置與繞線工具產生的實體資料，就能對真正的信號要徑執行最佳化處理。藉由先進的最佳化技術來產生合成時序，再利用這些資料推動放置與繞線作業，元件的整體效能將大幅提升，設計人員也只須最少次數的迭代重複，就能得到更好的時序結果。