柏士半導體(Cypress)日前發表新型全方位時脈研發工具組-CyberClocks。此款新軟體針對可編程時脈的設定提供一套“黑箱”作業模式，能有效簡化時脈設計的流程。相較於傳統針對熟悉鎖相迴路(phased-locked loop, PLL)技術的工程師所設計之軟體，CyberClocks讓沒有任何PLL技術背景的人員都能參與研發工作，進而簡化設定輸入與輸出時脈的需求。

Cypress指出，CyberClocks軟體支援Cypress持續推出的可編程時脈晶片產品，其能協助系統設計業者在可編程模擬環境下，即時的在個人電腦中設定個別特定需求。此套創新的研發工具組提供各種軟體工具，能自動搜尋時脈解決方案，同時大幅縮減使用者的設計時間。CyberClocks軟體能配合各項需求進行繁複的運算，提供最佳化結果以滿足設計者所設定的效能參數。此外，CyberClocks的嵌入型設計規則檢查機制，能確保PLL系統在任何有效的可編程條件與規格參數下，達到理想的穩定度。

Cypress公司時脈技術部門事業經理Wayne Gill表示，「設計業者即使沒有Cypress元件的使用經驗，也能設定系統時脈資訊，並透過CyberClocks軟體快速運算出最佳化結果。此外，CyberClocks 軟體更可讓以往被視為十分複雜的可編程PLL元件，自動執行規則檢查與驗證，以確定元件的相容性。」

CyberClocks軟體透過一份試算表格型式的介面，顯示出暫存器內容以及程式位元的資料，能大幅簡化複雜的運算過程。此外，CyberClocks軟體更為系統設計業者提供一套簡化的介面，其中包含支援最新時脈技術的PLL輸入以及時脈輸出功能。此套介面可協助使用者致力於研發解決方案，而不須參與所有複雜的底層運算，或浪費時間在相關流程上。