账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
CUP软体执行DSP加速 节省SoC空间与成本
专访MIPS Technologies产品行销总监Tom Peterson

【作者: 王岫晨】2004年11月04日 星期四

浏览人次:【5265】

消费性电子产品如HDTV、DVD、MP3及VoIP等之功能越来越复杂正是其吸引消费者使用的一大主因。然而在功能增加的同时,其敏感的市场价格却很难增加,甚至还得向下调降。因此对于系统厂与SoC设计厂商来说,最好的作法就是在增加功能的同时也尽可能将SoC的成本压到最低。如此一来,才能以价位低但功能强大的产品吸引消费者目光,并席卷消费性电子市场。


《图一 MIPS Technologies产品营销总监Tom Peterson》
《图一 MIPS Technologies产品营销总监Tom Peterson》

有鉴于此,从事数位消费性与商业系统应用产业之标准微处理器架构及核心的供应商MIPS Technologies(美普思科技),将过去以DSP硬体加速的方式改由在CPU中以软体执行,因此不需在SoC上外加DSP硬体。如此一来,既可节省SoC使用空间,也简化了设计流程,同时降低SoC的成本。 MIPS Technologies产品行销总监Tom Peterson表示:「消费性电子产品不断推陈出新,更好的功能与敏感的价格永远是消费者关切的话题。因此设计厂商必须在应用系统效能不断提升之际,同时思考如何降低SoC的成本。 」


愈来愈多消费性电子产品,如DVD录影机、数位相机、家用闸道器以及VoIP网路电话等,对讯号与多媒体处理效能的要求与日俱增。针对这个趋势,MIPS运用DSP功能来强化其业界标准的架构,并在通用的工具及经验基础上提供单一化的设计流程。 Tom Peterson指出,MI​​PS新款数位讯号处理特定应用架构延伸(DSP ASE)最大的优点,就是一改以往DSP硬体加速的方式,改由软体在CPU中执行。DSP ASE可提高嵌入式讯号处理效能300%以上,在现有完整的软体开发工具与MIPS DSP程式库支援之下,DSP ASE可让SoC研发业者减少硬体加速电路,并将DSP功能整合至MIPS- Based主处理器上,因此不需要在SoC上另加DSP硬体,不但大幅节省SoC的使用空间、简化设计流程同时SoC成本也可一并降低。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
AI高龄照护技术前瞻 以科技力解决社会难题
3D IC 设计入门:探寻半导体先进封装的未来
SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
超越MEMS迎接真正挑战 意法半导体的边缘AI永续发展策略
CAD/CAM软体无缝加值协作
comments powered by Disqus
相关讨论
  相关新闻
» MIPS:RISC-V架构具备开放性与灵活性 满足汽车ADAS运算高度需求
» 应材於新加坡举行节能运算高峰会 推广先进封装创新合作模式
» 生成式AI海啸来袭 企业更需要AI云端服务来实现创新与发展
» 研究:Android品牌多元化布局高阶市场 本地化策略与技术创新将引领潮流
» AI走进田间 加拿大团队开发新技术提升农食产业永续发展


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BN3AB4X4STACUKH
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw