現代的電子裝置變得更輕、更薄,外型更繽紛多彩,而催生此一華麗變身,少不了效能強大的系統單晶片(SoC)所組成的核心處理器。SoC扮演著驅動精緻產品設計的關鍵要角,拜5奈米等半導體先進製程技術之賜,新的SoC設計除了考量面積大小、效能及兼顧節能省電的重要指標之外,還要積極因應先進製程所導致的上市時間延宕的風險。
因應上述的設計挑戰,讓IC設計業者面對品質與可靠性的嚴苛要求,變得更加艱鉅,而能夠克服此困境,等同於獲得數十億美元的潛在收益,同時省下巨額的成本支出。
IC設計業界使出渾身解數努力探索-設計一顆SoC所歷經從晶片開發到終端應用部署的每一個重要階段。傳統上,聚焦於晶片下線(Tape Out)階段來解決所有潛在問題的思維,顯得太過樂觀與緩不濟急,於是透過連結與整合每一個階段大量關鍵資料,鉅細靡遺分析管理晶片與系統生命週期的每個細部環節,以確保能獲得最佳結果的解決方案於焉誕生。
...
...
使用者別 |
新聞閱讀限制 |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10則/每30天 |
5/則/每30天 |
付費下載 |
VIP會員 |
無限制 |
20則/每30天 |
付費下載 |