帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
積層晶片電感
 

【作者: 柯文淞】   2001年08月05日 星期日

瀏覽人次:【24574】

電機、電子、通訊等技術日新月異,其電子產品走向輕、薄、短、小與多功能的趨勢,相對地,裝配於電子產品內的電子元組件要求整合性高、裝配密度高與裝配成本低,對於電子工程師來說,將許多電子元組件組合裝配於更小的電路面積而要求更好的功能,且成本更低時,電磁干擾(Electromagnetic Interference)一直是揮之不去的問題,所謂EMI(Electromagnetic Interference)是指會對真正信號的使用效果造成阻礙的雜音、雜訊,它干擾的通道有由產生源,經空間傳播而干擾者(幅射雜訊),以及經由信號線及電源線的傳導而干擾者(傳導雜訊)。以個人電腦的雜訊為例子,電腦內有交換式電源及交換動作的IC等等很多的雜訊產生源,而且又分散在整體機器內,另外因為電腦內小接地板很多,無法期待利用接地的雜訊對策的效果顯著,加上發生的雜訊會有般兩端子構造的電容器無法濾波的頻率等等,因此針對雜訊對策,經常是使用積層晶片電感(磁珠)及EMI濾波器去除傳導雜訊,利用電磁屏蔽(Shield)消除輻射雜訊。


晶片電感三種類型

@晶片電感發展至今,大概可分為三種類型,分別是繞線式、薄膜式及厚膜式。繞線式晶片電感是將磁蕊捲繞銅線後,由外側覆蓋上樹脂加以密封。薄膜式晶片電感是在陶瓷薄片基板上蒸鍍卷線圖案的導體與絕緣層所組成的。而厚膜式晶片電感有兩種形狀,一種是長方體狀,另一種是圓柱體狀,都是以厚膜導體膠經網版印刷於磁性體生胚薄片上,經積層或捲曲後再疊壓,以適當的長度切斷、燒結、沾塗上端子電極製成。


《圖一》
《圖一》

積層晶片電感發展歷程

本文中所提到的積層晶片電感是指利用厚膜網印方法所製作的長方體狀之電感零件,最早在1973年美國之聖佛南多(San Fernando)電子製造公司提出在磁蕊生胚薄片上利用厚膜網印、穿孔、填充金屬膏於孔洞,並以積層疊壓來製作積層晶片電感元件及積層晶片變壓器的概念,並申請美國專利,從此積層晶片電感元件即引起美國、日本廠商注目,並爭先投入開發,但在實際積層晶片電感的製作上,無論是磁性材料技術,積層製作技術,共燒成技術及生產技術等問題都有待解決,或者必須提昇個別技術,才能達到理想。


因此,一直到1980年代日本廠商TDK、Murata、太陽誘電等廠商才相繼量產,到1990年代,台灣也有七、八家廠商也投入開發與量產。一直到今天,在全球的積層晶片電感的產量與品質上,日系廠商仍穩居寶座,台灣廠商則坐二望一。目前國內有奇力新、美磊、台慶、華科、鈞寶、年程、駿陽、大新電機、鈺鎧、仲昆、皓鑫、業強等10多家廠商從事生產。


積層晶片電感的特色與應用市場

積層晶片電感與繞線晶片電感最大的差別在於:積層晶片電感是封閉磁路(Close Magnetic Circuit),而且是整體合而為一的單石構造,所以無磁漏現象,可靠性較高。繞線式的電感是在磁蕊的外部纏繞線圈,在通電流時產生之磁束迴路將延伸至磁蕊的外部,形成磁漏的現象,此為電磁干擾的來源之一。積層晶片電感也是由磁蕊、線圈及端電極所構成,但是線圈是被製作在磁蕊的內部,因此,產生的磁束迴路被侷限在磁蕊內部,而不會造成磁漏,非常適合運用在高密元件裝配的電子產品。


它的電感性在電路上可增加高頻損失,不會影響直流及低頻信號的功率,主要功能在於扼止電路上的高頻振盪。可應用於液晶電視、顯示幕、筆記型電腦、個人電腦、文書處理機、傳真機、軟硬式磁碟機、光碟機、網路卡、掃描機、數位照相機、數位攝錄影機等,需要高密度裝配的電路板中。由於它應用範圍大部份為可攜式的電子產品,並要求輕量化,所以積層晶片電感在尺寸需求上會繼續小型化,由早期的4532型、3225型之尺寸縮小至目前的2012型、1608型、1005型。


積層電感的構造

積層晶片式電感是由磁性陶瓷材料為基體與金屬材料之內部導電線圈,經積層、共燒合為一體之單石構造(Monolithic Structure)。一般電感器是由導線纏繞磁性體上,當電流流經磁蕊,經電磁誘導作用產生磁束得到電感性,電感量與導線所纏繞之磁蕊的導磁率(μe)、導線所纏繞的圈數(N)、磁蕊截面積(Ae)及磁路長度(Ie)有關,如下列公式所示:


L=4πμeN2 Ae/Ie×10-9(H)


磁性鐵氧磁體之主要結構為尖晶石結構(Spinel Structure),通式為MO.Fe2O3,因積層晶片電感之內部線圈與磁蕊密合為一體,為了絕緣要求,磁蕊的鐵氧磁體的基本要求是鐵氧磁體的電阻率須大於105Ω-cm,且而因電感元件直流特性的要求,磁蕊的飽和磁束密度(Bs)儘可能提高,避免產生磁飽和的現象。而中間線圈部分乃使用金屬材料製成的導電油墨,以厚膜網版印刷成螺旋狀導電線路,再於兩端接外部電極。


由於內部電極直接影響元件的電感值,Q值及直流電阻等特性,加上本身電流傳導度、耐氧化性(與磁性陶瓷體共燒時之匹配性有關),及成本高低的考慮,以金屬銀或含少量鈀的銀鈀合金為最佳。因為銀的體積抵抗率約為1.62×10-4Ω-cm,抗氧化性良好,可在空氣中燒結且價格最低廉;但燒結溫度太低(熔點約為961℃)為其限制,若考慮和鐵氧磁體共燒時銀的擴散問題,共燒溫度最好在900℃左右或者低於900℃。此時鐵氧磁體材料的選擇亦需相互配合,鎳鋅系列的燒結溫度為1200~1300℃,適用於高頻範圍,但燒結溫度太高與內部電極配合不易;銅鋅系列雖燒結溫度較低,但飽和磁通密度太低,所以鎳銅鋅鐵氧磁體(NiCuZu-Ferrite)為主要材料,並配合微細粉末的開發研究,以900℃左右低溫燒結與純銀電極為最佳組合。


《圖二》
《圖二》

積層晶片電感三種製程

積層晶片電感的製程方式可以分成三種,分別是(1)半濕式-印刷積層法、(2)濕式、(3)乾式-生胚積層法。半濕式的製程方式可以的流程圖作說明,方法是在生胚薄片上,以交叉厚膜網的方式將內導線及材料的油墨印製成內部線圈的結構,再經積層、壓合、切割、共燒等程序製作電感器。


這種製程的關鍵性技術在於低溫燒結低介電常數材料(或鐵氧磁體)的粉體配方、生胚薄片與印刷油墨的製作與二者的性質、網版圖案設計與網印條件設定元件脫脂與共燒的溫度曲線、端電極與電鍍參數設定、及元件的測試。濕式製程的流程與半濕式法非常類似,兩者唯一的差別在於濕式法並不製作生胚薄片,作為上、下基板,其上與下的基板部份也是運用印刷的方式製作,此法的設備投資較半濕式法少,主要是不需要生胚薄片的設備──刮刀成型機。


至於乾式法的製程就不以交叉網印的方式製作積層晶片電感的內部線圈,而先以刮刀成型的技術製作磁蕊材質的生胚薄片,然後在生胚薄片上製作穿孔(Via Hole),於孔中填入內部的電極,並在生胚薄片上做內部線圈的厚膜網印,再按序積層壓合,而成為一組線圈。這種方法的關鍵技術在於生胚的穩定度與積層壓合時的精準對位。而其他後續的製作程序與前兩種方法相同。


積層晶片電感兩種主要的電磁特性

積層晶片電感的主要電磁特性包括:電感量(Inductance,L)、阻抗(Impedance,Z)、品質係數(Q Factor)、共振頻率(Self-resonant Frequency)、直流電阻(DC Resistance)、額定電流(Rated Current)等。電感量與阻抗是積層晶片電感被使用的主要兩個特性。


電感量

當使用特性是電感量,例如電感器與電容量搭配使用當作LC濾波器及匹配電路時,此時,元件的品質係數也是重要的考量性質,因為品質係數是損失係數的倒數,Q=1/tan(,故品質係數愈高,元件在電流或訊號通過時的損失愈小。


積層晶片電感另外一個使用的特性為阻抗,此時,積層片磁珠,以當作電晶體或二極體DC Bias的Chock,或中、高頻電磁干擾雜訊的濾波器(EMI Suppressors, Filters)。阻抗相當於元件的交流電阻,單位為歐姆(Ω),這個值是由電阻(R)、感抗(XL)、與容抗(Xc)所組成,關係為:|Z|=[R2+]XL-XC)2]1/2,其阻抗與頻率的響應如(圖四)所示,電感器的阻抗會著頻率的增加而升高,主要是因為感抗與交流電阻的增加所致,因此,在電路中可以去除高頻的雜訊,而不影響低頻訊號的傳輸。


因此如果是用插置損失或信號衰減的角度觀測,積層晶片磁珠有如通低頻濾波器(Low Pass Filter),可以使特定頻率以下範圍的訊號通過,截止此頻率以上的訊號,如(圖五)通低頻濾波器特性圖。因此在電腦及電腦周邊及通訊器材中,都需要用到,它也可以被使用在各類型的資訊家電及遊戲機等電子產品上。


《圖三》
《圖三》
相關文章
AI高齡照護技術前瞻 以科技力解決社會難題
3D IC 設計入門:探尋半導體先進封裝的未來
SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
CAD/CAM軟體無縫加值協作
comments powered by Disqus
相關討論
  相關新聞
» MIPS:RISC-V架構具備開放性與靈活性 滿足汽車ADAS運算高度需求
» 應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式
» 生成式AI海嘯來襲 企業更需要AI雲端服務來實現創新與發展
» 研究:Android品牌多元化布局高階市場 本地化策略與技術創新將引領潮流
» AI走進田間 加拿大團隊開發新技術提升農食產業永續發展


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.225.175.230
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw