帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
內建式抖動量測試技術(中)
具有寬頻操作與高解析度

【作者: 李瑜、鄭乃禎、陳繼展】   2008年10月07日 星期二

瀏覽人次:【8233】

抖動放大電路設計架構 [7] [8]


《圖九  抖動放大電路之架構圖與時序圖》
《圖九 抖動放大電路之架構圖與時序圖》

週期對週期抖動量即為後一個週期邊緣En+1和前一個週期邊緣En之相位誤差,因此若要實現抖動量放大就必需將En和En+1間之邊緣時間差拉大。在本文中將採用電流對負載充放電之原理來達到抖動放大之功能。我們以圖九來說明其操作原理。


抖動放大電路基本上是由兩組不同電流量之電荷幫浦(Charge Pump;CP)與決策電路(Decision Circuit;DC)所組成,而分別由待測訊號SUT、一個週期延遲後之訊號SUTd與兩者之組合來控制。其最基本的想法為利用不同充電斜率(即充電速度)搭配訊號不同起始點(即轉態邊緣)之特性,來合成出具有較大抖動量的時脈邊緣。而為了清楚解釋其放大原理,我們將SUT(S)與SUTd((Sd)依相位關係區分成四個區間,然後分別探討在不同區間內的操作情形。如表一所示。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
內建式抖動量測試技術(下)
內建式抖動量測試技術(上)
隨機雜訊對時脈抖動影響的理論與實驗
comments powered by Disqus
相關討論
  相關新聞
» 諾貝爾物理獎得主登場量子論壇 揭幕TIE未來科技館匯聚國內外前瞻科技
» 英特爾針對行動裝置與桌上型電腦AI效能 亮相新一代Core Ultra處理器
» 英特爾與AMD合作成立x86生態系諮詢小組 加速開發人員和客戶的創新
» 美光超高速時脈驅動器DDR5記憶體產品組合 可助新一波AI PC發展浪潮
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8AIC591HGSTACUKU
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw