有關CCD與CMOS的應用爭論是80年代CMOS取像元件問世後正式展開，90年代CCD成為數位相機與數位攝影機的取像元件主流，尤其是在數位相機領域，CCD更具有壓倒性的占有率。CMOS取像元件為了避免與CCD正面對決，因此在行動電話等領域另闢戰場並獲得大勝，不過卻也招致CCD的覬覦，並且迅速與CMOS形成競爭局面，2003年開始取像元件的畫素數從30萬一口氣提高四倍，甚至超過130萬畫素以上，使得CCD取像元件更因它的影像品質優勢蠶食CMOS既有的生存空間，如(圖一)所示。
相關業者普遍認為內附取像鏡頭的行動電話（以下簡稱為相機手機）的畫素數量期內不易再向上攀升，假設畫素數不再增加，而且2004年～2005年CMOS取像元件也跨越100～130萬畫素技術門檻，如此一來CMOS就可充分發揮小型低耗電量等優勢，進而再度奪回在相機手機的占有率。
應用趨勢
最近幾年相關業者對CCD與CMOS取像元件的認知發生重大改變，具體內容分別如下：
- (1)畫質；
- (2)相機模組的耗電量；
- (3)相機模組的製造成本；
- (4)相機模組的小型化；
- (5)高速被照物的影像歪斜。
如(圖二)所示，為以往與最近對CCD與CMOS兩取像元件的認知比較。
- ● 有關畫質：以往認為CCD具備壓倒性的畫質優勢，相對的CMOS的影像品質較差，不過最近CMOS採用低噪訊製程，使得CMOS的影像品質獲得大幅提升，某些下游應用廠商甚至認為CMOS的影像品質比CCD更好。
- ● 相機模組的耗電量，則涉及周邊的電源電路、驅動器、信號處理電路等綜合性比較，而不是單純的取像元件耗電量問題。以往CMOS取像元件的耗電量具有絕對性優勢，不過新型的CCD驅動電壓大幅下降，其中某些11萬畫素CMOS的低耗電量特性已經可以媲美CMOS。
- ● 相機模組的製作成本：主要取決於半導體製程。CCD若與CMOS比較，由於CMOS比較容易與周邊電路整合成單晶片，因此以往普遍認為CMOS具備低成本化的優點，然而隨著CMOS取像元件高畫質化的發展，CMOS需使用與CCD相同的特殊製程，也因此使得pixel部位的畫質極易受到不純物與缺陷的影響，而且良品率仍有待克服。此外加大擴散層改變基本結構，更造成無法與周邊高性能化數位電路整合，達成所謂的兩全其美目標，事實上這意味CMOS已經喪失單晶片的優勢。
- ● 相機模組的小型化，則涉及上述相機模組製造成本單晶片的可行性，因為隨著高畫質化的發展對CMOS未必有利，而且CCD也正朝向整合周邊電路，亦即所謂的單晶片化方向發展。由於CCD感測部的畫素尺寸微縮化技術相當成熟，因此今後包含鏡片在內的光學尺寸小型化，絕對是CCD比CMOS更容易達成，換句話說單純小型化而言，事實上CMOS與CCD兩者的差距正快速消失中。
- ● 高速被照物的影像歪斜問題，不可否認一直是CMOS取像元件的致命性缺陷，不過隨著CMOS取像元件的感度提升，影像讀取速度高達15～30frame/ec，因此31萬畫素的CMOS已經沒有影像歪斜的困擾。
| |
以往的認知:2001年以前 (壁壘分明) |
最近的認知:2002年以前(競爭互補) |
| CCD |
CMOS |
CCD |
CMOS |
| 畫質 |
◎ |
△ |
◎～○ |
○ |
| 模組耗電量 |
△ |
○ |
△～○ |
○ |
| 模組成本 |
○ |
◎ |
○ |
○～◎ |
| 模組小型化 |
|
◎ |
△～○ |
○～◎ |
| 影像歪斜(被照物高速移動時) |
◎ |
△ |
◎ |
△～○ |
由於CMOS與CCD兩者的優缺點隨著技術的進化，以往所謂的「要求高畫質的高階產品使用CCD，低耗電量低價為訴求時使用CMOS」壁壘分明的格局，正受到行動電話的發展快速瓦解，形成二分天下相互競爭的局面，該趨勢可由(圖三)的2002年內建取像鏡頭的行動電話已經成為市場主流的統計結果獲得證實，一般認為2005年全球相機手機的比率可達20％，屆時市場規模將超過1億台，如(圖四)所示。
早期的相機手機基於價格與耗電量優先等考量，因此取像鏡頭大多使用 CMOS感測器（sensor device），隨後市場才出現高畫質要求，三洋電機隨即在 2001年2月推出內建1/7英吋11萬畫素CCD取像模組的素描手機，2002年5月SHARP則推出內建1/5英吋31萬畫素CCD取像模組的相機手機，由於兩種截然不同的取像相繼被應用在相機手機，使得CMOS與CCD正式展開競爭局面，在此同時CMOS為了要與CCD一爭高低，試圖藉由高畫質化的改善阻擋CCD的攻勢，結果造成互不相讓的局面。
如(圖五)所示可知綜觀2000年～2003年相機手機的發展動向，由於取像模組由31萬畫素提高至百萬畫素已經成為業界普遍的共識，因此CMOS與CCD究竟何者會勝出，事實上取決於何者可達成100～130萬畫素的目標，而能否達成100～130萬畫素目標，則取決於何者可將畫素尺寸微縮成3微米大小，如(圖六)所示。尤其是素描手機用取像模組對取像元件的高度有嚴格限制，由於光學上的限制因此取像元件外形尺寸不可超過1/4英吋，依此換算100～130萬畫素取像元件的畫素尺寸大約是3微米大小，為達成上述目標並非單純採用更微細製程即可，因為畫素尺寸越小受光量相對減少，為了維持影像品質必需提高單位面積的感度，亦即畫素尺寸微細化技巧成為各廠商的技術指標，一般認為100～130萬畫素取像元件在 2003年仍然是CCD占優勢。
技術動向
為了要與CCD取像元件競爭，CMOS廠商正努力改善元件特性，具體內容大多與畫質有關分別是：
- (1)固定pattern噪訊。
- (2)random噪訊。
- (3)暗電流。
- (4)回路噪訊。
| 《表二 噪訊類型與對策》 |
相關作者
相關產業類別
相關關鍵字
相關網站單元