帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
Serial ATA系統測試架構
 

【作者: Richard Markley】   2004年12月04日 星期六

瀏覽人次:【4897】

序列ATA(SATA)速度的不斷提升,導致它的設計與測試變得愈來愈困難。這時需要利用非侵入性的探測(包括電氣與機械的方式),來瞭解鏈路上的協定細節。設計人員通常還需要可讓這個流量與系統上的其他匯流排(例如處理器的前端匯流排或PCI-Express鏈路)產生時序連接的能力,因此他們需要依賴邏輯分析儀的時序連接功能。不過,乍看之下,似乎沒有一台邏輯分析儀能夠捕捉3Gbps的Serial ATA II或序列連接SCSI(SAS)。


《圖一 邏輯分析儀》
《圖一 邏輯分析儀》

雖然好像是這樣,其實只要搭配分析測試探棒,邏輯分析儀就能擷取最快速的SATA或SAS鏈路。分析測試探棒能處理時脈資料的復原,並透過“解多工”(demuxing)程序將資料分到多個速度較慢的平行通道。邏輯分析儀在接收到這項資訊後,會以封包的方式重新顯示,就像在鏈路上的情況一樣。


資料擷取
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
為NVMe-over-Fabrics確定最佳選項
利用長期服務方案延長測試系統的生命週期
洞察關鍵 掌握趨勢
量測市場策略觀察 各有各的好
11ac測試難題迎刃而解!
comments powered by Disqus
相關討論
  相關新聞
» Anritsu Tech Forum 2024 揭開無線與高速技術的未來視界
» 安立知獲得GCF認證 支援LTE和5G下一代eCall測試用例
» 資策會與DEKRA打造數位鑰匙信任生態系 開創智慧移動軟體安全商機
» 是德科技推動Pegatron 5G最佳化Open RAN功耗效率
» 是德科技PathWave先進電源應用套件 加速電池測試和設計流程


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BQ8E03ICSTACUKS
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw