突破AI算力微縮瓶頸 科林研發深耕先進封裝與在地生態系

半導體製造面臨功耗與異質整合的嚴峻挑戰。科林研發（Lam Research）在 2026 會計年度中，科林研發全球營收達 232 億美元，研發投資規模達 24 億美元，展現其在製程技術創新的深厚底蘊。科林研發台灣區總經理郭偉毅博士於 SEMICON Taiwan 2026 期間指出，台灣半導體產業在全球 AI 轉型浪潮中扮演最核心的中樞角色。自 1992 年在台成立以來，科林研發深耕在地已超過 30 年，目前在林口、新竹、台中、后里、嘉義、台南與高雄等全台主要半導體聚落設有超過 20 處據點，在台員工逾 3,500 人且工程技術人員佔比超過八成。隨著台灣技術中心營運與在地製造整合推進，科林研發將持續透過高密度的技術服務與在地協同開發，支援晶圓代工龍頭與封測生態系。

圖一 : （左起）科林研發先進封裝暨策略行銷總監 Chee Ping Lee、企業策略暨先進封裝資深副總裁 Audrey Charles、台灣區總經理 Dr.William Kuo

針對先進封裝技術的演進，科林研發企業策略暨先進封裝資深副總裁 Audrey Charles 表示，當傳統電晶體微縮逼近物理極限，先進封裝已成為驅動半導體創新的主要引擎。AI 晶片仰賴 3D 堆疊與 Chiplet 異質架構釋放算力，從矽穿孔（TSV）的高深寬比互連、高頻寬記憶體（HBM）的堆疊，到邁向微米級無凸塊（Bumpless）的晶圓級混合鍵合，製程對於介面平坦化、無瑕疵接合與熱應力控制的要求極高，設備端必須在極細微的微觀尺度下維持超高精度與重複性。

科林研發先進封裝暨策略行銷總監 Chee Ping Lee 則進一步指出，除了 3D 晶片堆疊，封裝面積的持續擴展與傳輸頻寬的升級亦是關鍵趨勢。為了打破傳統圓形矽中介層的尺寸限制並降低生產成本，業界正加速轉向大面積的扇出型面板級封裝（FOPLP）；同時，為因應 AI 叢集高頻寬資料傳輸所帶來的延遲與能耗，矽光子與共同封裝光學（CPO）架構快速崛起。科林研發憑藉在薄膜沉積（Deposition）、電漿蝕刻（Etch）以及晶圓清洗與表面處理（Strip & Clean）等領域的核心技術組合，提供可精準控制應力與消除缺陷的設備方案，協助客戶將次世代封裝設計平穩擴展至量產規模。

面對 AI 時代的結構性變革，科林研發強調，未來將持續以速度與深度的跨領域協作，緊扣台灣先進封測產業鏈的研發節奏，加速推進先進封裝技術藍圖的商業化落地。