隨著資訊時代的快速發展情況下，在個人無線通訊、家庭有線通訊的要求亦與日俱增，前者已由GSM、GPRS、進到第三代IMT-2000，後者則有由電話線、cable線進展到光纖的趨勢，其中不祇系統架構、電路設計有重大變革，且其主要規格如傳輸數據速率亦快速增加；而這些成果主要拜半導體製程技術突飛猛進之賜，尤其矽製程技術在高頻/高速特性的突破性進展，加上其高度整合性，使其成本的降低與市場的擴充造成良性循環，促進整個產業澎渤發展。

選擇適用於通訊產品的ICs製程技術，一直有很大爭論，尤其在所謂的RF CMOS加入戰局之後；過去幾年以來通訊ICs零組件有各種方式被提出，包括Silicon-Based技術（CMOS、Bipolar、SiGe HBT、BiCMOS），III-V族技術（GaAs/InP MESFET、HBT）。雖然最終的考量應是經濟因素，能以最低成本和最快時間將產品推出市場的將是最大贏家；但各種製程技術的高頻特性，無疑是開發階段中作為評估的重要依據。基本上III-V族技術其高頻特性是優於矽製程技術，但在矽製程技術不斷降低尺寸、提昇效能情勢下，其高頻特性能已能進一步滿足電路規格要求，在成本和整合性的考量之下，無疑有將漸漸取代GaAs的可能，尤其在10GHz以下產品。

本文主要探討矽製程技術在無線通訊產品的發展現況及挑戰，分別從無線通訊發展趨勢、元件高頻特性、和RF功能單元實現，來分析各式ICs技術之優缺點與限制，涵蓋著noise figure、linearity、gain、phase noise和power dissipation諸多高頻系統特性，其中亦兼論到寬頻光纖通訊ICs，最後對目前在研究發展的新興技術作一番探討，並認為High Performance SiGe BiCMOS為目前最實際可行、有效技術。

無線/光纖通訊發展趨勢與架構

無線/光纖通訊發展趨勢

在不久將來，可預測個人通訊網路系統將會如(圖一)所示，包括以WLAN（或Bluetooth）連接的短距離（10~30m）、cellular phone連接的長距離（1.0~5km）無線通訊網路，以及以光纖連接的有線通訊網路；為因應多媒體的需求，兩者傳輸速率亦與日俱增，這也是高頻半導體製程技術，尤其矽製程技術發展的主要原動力。

《圖一　個人無線/光鮮通訊網路 ([Source]: IBM J. Res. Develop.) [1]》

如以無線通訊網路發展趨勢來看，其移動率和傳輸速率的演變可以(圖二)表示，其中陰影區域為目前正在開發三種不同需求的無線通訊技術，IMT2000 (International Mobile Telecommunications 2000) Phase I為高移動率/低容量系統，其傳輸率依移動率的快慢可從144Kbps到2Mbps，AWA (Advanced Wireless Access)為低移動率/中容量系統，其傳輸率可達10Mbps，WLL (Wireless Local Loop) 或LMDS (Local multipoint Distributed System)屬靜止/高容量系統，其傳輸率將超過20Mbps以上；前兩者被稱為過渡期的第三代cellular phone，將在2010年進一步結合發展成高移動率/高容量的第四代。

另外，有關有線光纖通訊網路系統，如SONET (Synchronous Optical Network)其傳輸速率亦由之前100Mbps、2.5Gbps、10Gbps，快速提昇到40Gbps。

《圖二　無線通訊系統移動率與傳輸速率的演進 ([Source]: Solid-State Electronics) [2]》

無線/光纖通訊架構

典型無線通訊終端產品（wireless communication terminal）的功能方塊圖如(圖三)所示，同時亦顯示各個功能方塊所應用到的各式ICs製程技術。GaAs主要用於靠近天線的前端（front-end）區域，包括RF T/R switch、LNA、PA，取其具有低電流損耗、低雜訊、高功率效率，尤其GaAs在switch處於off-state狀態所具有的低耗損（insertion loss）、高隔離（isolation）的特性，更是其它技術不易取代；Bipolar （BiCMOS）則用在mixer、frequency synthesizer等中頻信號處理，有時亦涵蓋LNA 和VCO，視系統需求而定；基頻部份則非CMOS莫屬。

《圖三　典型無線通訊終端產品的功能方塊與製程技術》

至於光纖通訊高速電路部份架構如(圖四)所示，之前皆屬III-V族技術，包括所有功能方塊的ICs以及Laser、Photo Diode，目前除後者光電元件外，已有多種電路利用矽製程技術來製作，傳輸速率高達40Gbps都已被驗證。

《圖四　光纖通訊收發器高速電路架構〈資料來源:Source: Lucent's Presentation [3]〉》

各式ICs技術高頻特性與RFICs Block實現

各式ICs技術高頻特性

應用於無線通訊IC的電晶體，最能顯示其高頻特徵的有底下幾個參數：1. Short-circuit current gain band width (fT)；2. Maximum power gain bandwidth (fMAX)； 3. Minimum noise figure (NF)； 4. Maximum power-added efficiency； 5. Linearity (IIP3)。在眾多的半導體技術中，目前各自擁有成熟技術的特徵值比較，可由(表一)看出。基本上GaAs （MESFET、HBT）其高頻特性是遠優於Si BJT（CMOS），但在Si BJT（CMOS）不斷降低尺寸、提昇效能情勢下，GaAs已無法像CMOS在數位ICs技術中一樣一直佔有主流地位，如果Si BJT（CMOS）高頻特性能進一步滿足電路規格要求，在成本和整合性的考量之下，無疑將漸漸取代GaAs，此點將為底下章節討論重點。

表一　各式IC技術元件高頻特性比較

Criterion	Si BJT	Si/SiGe HBT	GaAs MESFET	GaAs HBT	BiCMOS BJT
BVCEO/BVDS	4	4	8	15	6
FT(GHz)	32	55	50	30	13
FMAX(GHz)	35	55	60	70	11
GMAX@2GHz(db)	24	28	20	19	17
Noise figure@2GHz(db)	1.0	0.5	0.3	1.5	1.0
IP3/P-1 db(db)	9	9	12	16	9
Power-added efficiency@3V(%)		70	60@5V	70	40

如果將電流損耗、被動元件整合性、製造複雜度考慮進來，可以歸納成(表二)；理想RF IC製程技術應該同時能達到低雜訊、高線性（high IIP3）、低電流損耗、高度整合性、低製造成本的要求。

表二　理想RFICs製作過程

Criterion	Ideal	GaAs MESFET	RF MOSFET	Bipolar	Si/SiGe HBT
Noise Figure	low	low	high	moderate	low
Input IP3 capacity	high	high	moderate	moderate	high
Current consumption	low	low	high	moderate	low
Passive component integration	high	high	low	low	high
Implementation	low	high	low	low	high

Source :Microwave journ﹝4﹞

RFICs Building Block實現 (各種製程技術考量、比較)

底下將就如何利用不同ICs製程技術來實現前述RFICs各個主要building block，作一詳盡探討，主要討論每個RF /IF building block的重要規格參數，和達到此規格所需要的元件參數，以及不同ICs製程技術優缺點與限制。

1. Low-Noise Amplifier：

LNA是RF效能優劣的第一道關卡，因為要能將來自天線眾多混亂信號中取出所要信號，LNA需要具有低雜訊（low noise）、高線性（high linearity）特性，其分別指標為noise figure（dB）、third-order input intercept point（IIP3）；另外高增益（high gain）、低功率消耗（low dc power consumption）亦是必須考慮參數。

電晶體（BJT's and FET's）的minimum noise figure可以表示為

(公式一)

Noise Figure ~" 1+ kgm rb/g (f/fT ) 2(公式一)

電晶體要獲得低雜訊，其input resistance (rb/g)要儘可能降低，同時拉高cut-off frequency。一般來說(rg)MESFET ＜ (rb)BJT ＜ (rg)MOSFET，提昇Si-RF特性必需降低rb/g值，Bipolar除可由水平方向縮小尺寸降低寄生基極電阻外，另外亦可藉base-engineering來提高基極濃度，進一步降低rb值；MOSFET's則要降低poly- gate電阻，常用方法為 polycide gate，最近更有人提出“T-gate”結構，使其rg快逼近MESFET's。

(圖五)顯示不同技術所製作出來的LNA，在2 GHz頻率時其Gain / Pdc比值對NF作圖，Gain / (Pdc·NF)此特徵值（figure-of-merit）為LNA效能重要指標，愈高者表示在同一個NF值之下其gain愈高且功率損耗愈低，亦就是其效能愈佳，由圖可看出Si CMOS落在0.4 (1/mW)線以下，Si bipolar稍好可達到1.0 (1/mW)，GaAs介於1.0 ~ 2.5 (1/mW)之間，最近SiGe HBT甚至可達5.5 (1/mW)，表示silicon-based元件特性亦可優於GaAs。

《圖五　各式製程技術其FOM值的比較 〈資料來源:Source : IE3 SC [5]》

2. VCO & Frequency Synthesizer：〉

因為受到不易on-chip製作高Q值inductor、varactor-diode，和無法調正製程變異所造成偏移等種種限制，VCO目前大都為混合式(hybrid)，利用低1/f bipolar、高Q表面黏著inductor、varactor-diode等分立元件組合而成，並可作溫度補償和雷射調正以達到設定中心頻率；一般bipolar具有1/f noise轉折頻率在1 KHz以下的特點，單晶片LC tank VCO其phase noise目前約略可作到 -105 dBc/Hz （at 100kHz offset）。如果channel spacing 要更窄以容納更多頻道，則1/f noise corner frequency要更一步降低，LC tank之Q值要求亦更高，將是單晶片整合最大挑戰。

由phase detector、VCO、prescaler組成的phase-lock loop (PLL) frequency synthesizer提供可程式穩定頻率作為混波、解調/調變之用，其主要特性參數為phase-noise、power consumption、lock-up time；高速BiCMOS可為PLL設計作最佳組合，bipolar用來設計高速（2.5 GHz）、低電流（＜ 4mA）的prescaler，CMOS則用在低功率divider和charge-pumps上，雖然0.35 um以下CMOS號稱可完全取代BiCMOS，但bipolar所具有極高的transconductance，使其用於prescaler的輸入信號僅須50 mVp-p swing，比起CMOS需要大於400 mVp-p小很多，因此綜合考量下其performance仍優於CMOS。另外PLL功能單元電路如charge pump、prescaler所產生noise亦會影響整體PLL phase noise，尤其close-in phase noise主要來自於這些電路，因此具有較低1/f noise bipolar元件在這方面仍較具優勢。

3. Power Amplifier：

如同VCO一樣，PA亦是不容易整合成單晶片的一個功能單元；目前常用PA模組是由高效率功率電晶體和分立高Q值被動元件組合而成，雖較易調整阻抗匹配以獲得最佳功率輸出，但比起作成單晶片PA，仍是成本較高，佔太大空間更是不利；而單晶片PA目前最大問題還是無法有效整合高Q值(Q ＞ 50) 、低損耗被動元件。

基本上，應用在RF IC產品的PA為Class-AB mode操作，以獲得良好linearity、power-added efficiency (PAE)，應用於此種型式PA的電晶體主要考慮的特性參數，包括功率輸出最大頻率(fMAX)、線性度(linearity)、崩潰電壓(BVCEO - bipolar或BVGDS - FETs)；在考慮崩潰電壓和linearity時，bipolar元件比較不利，目前用在無線電通訊終端產品主要為GaAs MESFET或LDMOS，但在工作電壓不斷降低，高頻bipolar崩潰電壓的限制將漸漸消除，利用SiGe作成的PA已可作到65 % PAE、25 dB增益、2.0 mW/um2功率密度，在cellular產品應用上頗有競爭力。

高頻/高速矽製程技術發展現況與挑戰

早期無線電通訊產品是由龐大笨重、昂貴、耗功率的混合式零組件組成，但在可攜式終端產品追求輕薄短小及普遍化的強烈需求下，能同時達到便宜、低功率、大產量的高度ICs整合化，無疑是最佳選擇；但目前這類終端產品還是需要不少分立零組件（discrete component）來組合以達到系統規格要求，仍無法作高度整合，這可歸納成幾個因素：(1) 尚無單一IC製程技術能同時滿足無線電通訊產品所有功能單元需求；(2) 高效能被動元件（filter, inductor, capacitor）尚不易整合在Si 製程技術上；(3) 各個功能單元之間隔絕尚未完全克服。亦就是說為達到所謂“Single-Chip Radio”，系統架構、製程技術上尚需要作重大突破。

在Silicon-based RFICs技術中，RF CMOS在深次微米技術的開發浪潮下，尤其在"system on a chip"觀念被提出之後，無疑是進展最快速和最具前瞻性的，但在MOSFET元件特性先天性的限制和系統整合成單一晶片的眾多問題，未被解決之前，先由目前數個ICs組成核心架構中，利用電路設計改變與製程技術提昇，逐漸提高頻率範圍和進一步整合周邊分立零組件，其中BiCMOS技術不失為實際可行辦法；底下將就上面陳述，分別由High Performance BiCMOS、RF CMOS、On-Chip Inductor (RF MEMS)來探討製程技術發展方向。

1. High-Performance BiCMOS：

在深次微米CMOS技術逐漸涵蓋所有數位邏輯IC趨勢下，Analog BiCMOS則在另一澎渤發展的類比混合式IC領域裡扮演重要角色，尤其是在無線通訊IC產品上；有別於digital，BiCMOS是將bipolar和CMOS組成邏輯閘運用，高頻Analog BiCMOS則依功能區分為類比和數位單元，類比功能單元以高頻特性較佳bipolar元件來設計，數位單元充份運用CMOS耗電省、密度高的特徵，而達到整合性高的IC製程技術，因為強調bipolar元件的高頻特性，此類技術亦稱為High-Performance BiCMOS（HP BiCMOS）。

HP BiCMOS主要在提昇bipolar的高頻特性，基本上可從水平和垂直兩個方向的縮小（scaling）來著手；水平方向除可藉由lithography的進展將design rule大小降低外，亦可祇從結構的改變 － single-poly non-self-aligned（SPNSA）演變到double-poly self-aligned （DPSA），利用extended poly-base contact和self-aligned特性來降低寄生電阻、電容，尤其是基極電阻和集極電容，對降低noise figure、提高fmax有很大助益；垂直方向則作淺射極/基極介面，以降低基極寬度來提高截止頻率，傳統上是調變基極攙雜離子能量、濃度和射極迴火溫度、時間，但因製程寬限（process window）很窄，在獲得淺基極介面寬度的同時，極易失之於表面E-B介面濃度過濃易造成隧通（tunneling）漏電，或失之於基極寬度內濃度過淡使得穿透（punchthrough）電壓過低。

解決之道在於能作出類似箱形介面（box profile），以同時避免上述兩個問題，磊晶基極（epitaxial base）技術已被初步驗證可達到此目標，在世界各地展開這方面的廣泛研究，尤其SiGe (base) bipolar更獲得極大進展，可輕易作到fT ＞ 50 GHz、fmax ＞ 75 GHz、(NF)min ＜ 1.0 dB，高頻特性逼近GaAs MESFET。

以IBM的不同世代（design rules）SiGe BiCMOS的元件特性來看(表三)，在0.18um技術中HP （High Performance）NPN元件的截止頻率（fT）已高達120GHz，其相對Hi BV （High Breakdown）NPN fT約為30GHz，前者用來設計高頻/高速電路，後者將用來作PA設計。

2. RF CMOS：

RF CMOS最近一直有很多進展報導，分別從元件佈局設計（folded gate）、多晶矽閘極電阻降低（polycide gate、“T”metal gate），顯示在0.15 um 以下CMOS元件其高頻特性已逼近、甚至超越bipolar元件；以Toshiba's 0.15 um RF CMOS為例，可達到fT = 42 GHz、NFmin = 1.4 dB (at 2 GHz)。但MOSFET有一先天限制，其noise figure反比於transconductance (gm)，在低汲極電流時gm甚小，造成其NFmin遠大於最低值；相對於bipolar元件要達到相同的noise figure，CMOS需要更高電流或更大面積來達成，對講究低耗電的可攜型無線電終端產品來說是一大不利，以發表的兩個例子作比較，CMOS-only LNA需耗電20 mW以達到NFmin = 1.9 dB （工作於0.9 GHz, 2.7 V），而bipolar LNA僅需耗電3.8 mW以達到NFmin = 2.1 dB（工作於1.9 GHz, 1.9 V）。

另外為克服矽基材耗損大、高頻隔絕差的的問題，RF CMOS/SOI亦漸漸被提出，如0.5 um T-gate CMOS/SOS作成的LNA，在工作於2.4 GHz頻率耗電14 mW情況下，其NFmin可作到2.8 dB；又如0.7 um技術作成fractional_N PLL，工作於1.1 GHz頻率耗電24 mW情況下其phase noise可作到75 dBc /Hz；其中耗電和雜訊的改善主要得助於高阻值基材的隔離效果。

整個RF CMOS發展藍圖可由(表四)看出端倪，隨著design rule逐漸縮小其fT、NF高頻特性皆可逐漸提昇，但如前所述其代價是要以較高power consumption來達到，將是RF CMOS最大限制。

《表四　RF CMOS發展藍圖〈資料來源:Source : Hiroshi Iwai [7]〉》

3. On-Chip Inductor (RF MEMS)：

在無線通訊電路中，被動元件（passive component）扮演著極重要角色，在很多單元裏發揮調變功能(圖六)，是目前無法單晶片化的主要瓶頸；其困難處在於以矽製程技術不易作到低損耗（high-Q）的電感、電容、電阻，其中又以On-chip inductor最為棘手。

《圖六　在無線通訊架構中被動元件的角色 〈Source : Lucent's Presentation [8]〉》

On-chip inductor應用於電路阻抗匹配（impedance matching）或VCO的LC tank，在減少外接分立零組件的要求下，扮演非常重要角色；不過長期以來其Q值都無法作高，主要受限於其值是正比於電感繞線所圈繞面積，但IC chip面積資源是有限的，無可避免要受到極大限制，因此需要其它的辦法克服，目前作法大都是從減低其串聯電阻和減少基材電磁損耗兩方面著手，包括加厚金屬層、多層金屬層作連接並聯、和挖空電感底下基材、墊厚底下介電質，但這些改善措施對Q值的提昇仍有限，僅能達到5 ~ 20之間，其中Q值最高者同時利用半絕緣基材及加厚金屬層，但比起Q值約為50 ~ 500的off-chip電感仍遜色不少。

更進一步改善on-chip inductor特性的方法一直在積極開發中，如3D coil inductor以電感線圈垂直於晶片有效降低對基材的電容和磁渦流損耗（eddy current loss），其Q值可達30以上；又如tunable inductor由交連的RF 和Drive兩個線圈組成，利用兩者的相位差調出適量偏移，可使電阻損耗大輻降低，以得到Q值近於2000的電感。

針對上述問題最近幾年來有所謂的RF MEMS研發，利用MEMS技術在晶片上製作出高效能被動元件，涵蓋inductor、tunable capacitor、switch、resonator，進一步單晶片化。

高頻/高速電路設計發展現況與挑戰

高頻/高速的電路屬於類比/數位mixed-mode的設計，除需要有準確的主、動元件的高頻模型參數，包括大、小信號及高頻寄生效應，另外元件間拉線、功能單元間藕合效應，以矽晶片為基材來製作其效應更加嚴重，在設計時必需特別加以考慮。

底下將以幾個實際產品來說明目前RFICs製程技術的狀況，主要以BiCMOS為主，並和RFCMOS、III-V族作產品規格的比較：

National Semiconductor - 高整合度 DECT Radio Transceiver

整個DECT系統包括三個IC和多個分立零組件(discrete component)，三個IC分別為GaAs power amplifier、BiCMOS RF Transceiver chip、CMOS baseband controller；RF次系統除兩顆IC外還含有分立元件switch、filter、VCO、LNA。RF transceiver chip (LMX3161)高度整合mixer、IF amplifier、IF limiting amplifier、quadrature demodulator、RSSI、1 GHz PLL、regulator、freuency doubler等多種功能於一顆IC，為0.5 um BiCMOS (ABiC V)製程技術，屬single-poly self-aligned bipolar結構，其截止頻率fT = 18 GHz；應用於DECT系統上，在BER (Bit Error Rate) ＜ 10-3，其靈敏度可達-92 dBm，符合系統規格(-86 dBm)要求。

Philips - 第二代 GSM / DCS-1800 晶片組

基本上RF部份除power amplifier、switch、filter、VCO外，全部整合成三顆IC (含LNA)，分別為RF transceiver (SA1620)、IF I/Q transceiver (SA1638)、frequency synthesizer (UMA1019)，屬0.65 um BiCMOS (QUBiC 2)製程技術，bipolar為single-poly self-aligned結構，其截止頻率fT = 20 GHz；其特點在於能相互切換提供GSM和DCS-1800兩種模式的系統應用。

Harris (Intersil) / IBM- PRISM II chip sets for IEEE802.11 WLAN

整個chip sets包括五個ICs和多個分立零組件(discrete components) (圖七)，五個ICs分別為power amplifier with detector、RF/IF converter and synthesizer、I/Q mod/demod and synthsier、baseband processor with rake receiver and equalier、medium access controller，前三者屬中、高頻部份係以IBM 0.5um SiGe BiCMOS技術製作，結果遠優於bipolar/CMOS/GaAs的hybrid方式，如成本、腳數降低2倍、動態範圍增加4倍、傳輸速率增加5~6倍，其特性改善最主要得力於SiGe BiCMOS製程技術的運用。

《圖七　PRISM II chip sets for IEEE802.11 WLAN》

基本上，因為SiGe BiCMOS的優越高頻特性及高度整合性，已吸引眾多設計公司投入高頻/高速產品的設計，尤其IBM更是與Alcatel、AMCC、Harris、Hughes Electronics、National Semiconductor、Nortel、Tektronix策略聯盟，採取IBM's SiGe HBT/BiCMOS技術技術來開發眾多高頻/高速ICs，分別應用在Wireless、Networking、和Test-Instrument上，如(表五)所示。

《表五　設計公司與IBM策略聯盟推出SiGe BiCMOS產品〈資料來源:Source: IBM J. Res. Develop.) [1]〉》

結語

高度整合的無線/光纖通訊RFICs無疑是今日ICs技術最大挑戰之一，在全球各地積極研究發展下，已將各個功能電路單元整合的限制逐漸排除，達成低成本的單晶片目標指日可待；選擇合適製程技術來實現高度整合的RFICs，除了需要考慮各個關鍵單元的效能外，最後產品的價格、推出的時間更是決定因素。

如前所述RFICs產品最終的考量應是經濟因素，能以最低成本和最快時間將產品推出市場的將是最大贏家；CMOS以百倍於高速Bipolar、GaAs的產值在急速發展中，如果其高頻特性能更進一步驗證可有效應用於RFICs上，甚至媲美高速Bipolar、GaAs，則挾其巨大產能所帶來成本效益，將是RF CMOS全面介入RFICs領域的時候。

不過，在CMOS高頻特性的先天限制未完全克服之前，RFICs仍然是以GaAs和Bipolar技術為主；目前在2.5 GHz以下已有很多Bipolar （BiCMOS）產品商品化，包括chip set、single-chip transceiver，在成本考量之下已有逐漸取代GsAs的驅勢，而且在Bipolar技術不斷提昇之下，如SiGe HBT高頻特性的改善，其應用頻率已可涵蓋到5.0 GHz，甚至更高，應用範圍將更加廣汎；如果被動元件高頻特性能進一步提昇，整合能力的加強，將使RFICs 晶片組更加簡化，成本的降低、效能的提高都會獲得即時的改善。

最後，認為在Bipolar高頻特性不斷提昇情況下，強調Bipolar高頻特性的High-Performance SiGe BiCMOS應是目前最實際可行、有效辦法，以達到同時可兼顧高頻特性和高整合度的要求。

〈參考資料：

(1). B. B. Meyerson, "Silicon:Germanium-Based Mixed-Signal Technology for Optimi- zation of Wired and Wireless Telecommunication", IBM J. Res. Develop., Vol44-3, May 2000, pp.391-405

(2). M. Muraguchi, "RF Device Trends for Mobile Communications", Solid-State Elect- ronics, Vol.43-8, Aug. 1999, pp.1591-1598

(3). C. A. King, "SiGe Bipolar Transistors foe High Speed Optical Networking and Wireless Communication Applications", Jul. 2000

(4). L. E. Larson, "Integrated Circuit Technology Option for RFIC's - Present Status and Future Directions", IE3 SC-33-3, March 1998, PP.387-399

(5). D. Harame, "Status and Trends of SiGe BiCMOS Technology", Jan. 2002

(6). H. Iwai, "Next-generation RF Silicon Device Technology for Mobile Tele- communication", SPIE, Vol.3891, 1999, pp.10-19〉