Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證

益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。

Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂。這些工具軟體包括：

‧ Encounter數位設計實現系統與Innovus設計實現系統：Encounter 數位設計實現系統已獲得16nm FinFET Plus (16FF+) V1.0認證並通過最新DRM與SPICE模型的10nm認證。Encounter數位設計實現系統提供16nm與10nm製程的關鍵技術，並支援平面規劃、佈局與繞線，具備完善整合的顏色/腳位存取/變異性感知的時序收斂、時脈樹與功耗最佳化。Cadence與台積公司也合作進行Cadence最新發表的Innovus設計實現系統認證，預計於今年四月底完成16FF+ V1.0認證，進一步於六月底完成10nm認證。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載