Western Digital与??侠株式会社（Kioxia），今日共同宣布完成第六代162层的3D快闪记忆体（BiCS6）技术开发，为双方20年的合作关系立下一个全新里程碑。

第六代3D快闪记忆体拥有超越传统八维堆叠储存通孔阵列的先进架构，横向储存单元阵列密度较第五代技术大幅提升10％；此横向扩充的先进技术与162层堆叠垂直记忆体结合，使每晶粒尺寸相比112层堆叠技术减少40％，达到最隹成本效益。

Western Digital和??侠团队於第六代3D快闪记忆体上亦采用Circuit Under Array CMOS和4-plane架构，相较於上一代产品，程式效能提升近2.4倍，读取延迟降低10%。而I/O效能亦可提升66％，使新一代介面可满足日益增长的快速传输速率需求。

全新3D快闪记忆体技术与上一代相比，不仅降低每单位的成本，也使每晶圆可制造的晶粒数增加70％。??侠技术长Masaki Momodomi表示：「??侠和Western Digital长达20年紧密的合作关系，展现出强大的制造与研发能力，在全球制造30％以上的快闪记忆体，并坚守以合理价格提供卓越的容量、效能和稳定性的使命。双方将贯彻此价值信念於一系列以数据为中心的个人电子装置、资料中心，以及5G网路、人工智慧和自动系统支援的新兴应用中。」

Western Digital技术与战略总裁Siva Sivaram博士表示：「摩尔定律於半导体产业已接近其物理极限，但在快闪记忆体的技术演进却仍能依循摩尔定律发展。为持续优化并满足全球与日剧增的数据需求，如何拓展3D快闪记忆体容量是重要关键。针对新一代的产品， Western Digital和??侠采用创新技术於垂直和横向扩充，成功达成在更少层、更小晶粒中提供更大容量，并满足客户对效能、稳定性与成本的要求。」