电子设计商益华电脑 (Cadence Design Systems, Inc.) 与联电今(30)日宣布，双方合作经认证的毫米波叁考流程，成功协助亚洲射频IP设计商聚睿电子(Gear Radio Electronics)，在联电28HPC+ 制程技术以及Cadence射频(RF)解决方案的架构下，达成低噪音放大器 (LNA) IC一次完成矽晶设计(first-pass silicon success) 的成果。

经验证的联电28HPC+ 解决方案非常适合应用於高速毫米波设备，可支援高达 110GHz的电路设计应用，例如聚睿电子的低噪音放大器设计，提供精确的矽制程模型。Cadence Virtuoso RF 解决方案结合了多个电磁 (EM) 求解器，使聚睿电子能够获得精确的矽制程结果。

更具体地说，聚睿电子使用了业界黄金标准的电磁模拟器  Cadence EMX Planar 3D Solver电磁模拟工具，为CMOS 设计建立精准电磁模型，大幅度减少了从电路布局设计到布局後模拟验证所需的设计周期。

与过往的设计流程相较，聚睿电子更快地实现了一次完成矽晶设计并拥有精确的矽制程设计成果。当聚睿电子将模拟结果与其 60GHz 低噪音放大器的矽制程测量值进行比较时，发现其正向穿透系数(S21，即正向增益)在峰值频率、峰值和杂讯指数 (NF) 等指标误差皆仅落在中段个位数百分比范围内。

Cadence多物理系统分析研发??总裁顾鑫（Ben Gu）表示：「我们与联电密切合作推出经认证的毫米波流程，协助聚睿电子实现了优异的设计成果，此设计流程包括我们领先业界的 Virtuoso RF 解决方案，尤其是EMX 3D Planar Solver 电磁模拟解决方案更是取得了非凡成果。此外，Cadence 晶圆客户支援团队全力以赴，以确保在聚睿电子等客户运用联电 28 奈米制程时，我们的创新流程可为其创造巨大的价值。这是多方合作下首次通过矽认证的电路设计，我们期待共同开展更多项目，并协助其设计成功。」

聚睿电子总经理郭秉捷(BJ Kuo) 表示：「EMX的电磁模型模拟，结合Cadence Quantus 萃取解决方案的寄生叁数萃取资讯，共同整合在 Virtuoso RF 解决方案的单一环境中，使布局後模拟更有效率。此外，晶片数据更验证了联电的毫米波模型和Cadence 射频解决方案的准确性。」

联电元件技术开发及设计支援??总经理郑子铭(Osbert Cheng) 表示：「藉由聚睿电子等客户的成功案例可看出，我们与Cadence 共同开发的全面毫米波叁考流程，让RF设计变得更快、更容易。我们与 Cadence 的合作成功使聚睿电子设计出准确又创新的 LNA，成就聚睿电子傲人的晶片效能，期待未来我们的 mmWave 平台能创造更多的客户成功案例。」

经认证的毫米波叁考流程透过 Cadence 工具提供多种功能，包括：

· 透过Virtuoso Schematic Editor(电路图编辑器)、Virtuoso ADE Explorer 及 Assembler、Spectre X 模拟器、Spectre AMS Designer和Spectre RF进行设计输入和模拟

· 藉由Virtuoso Layout Suite和Pegasus验证系统(PVS)进行布局

· 透过Quantus萃取解决方案针对电晶体层级的互连，进行寄生叁数萃取

· 藉由EMX 3D Planar Solver电磁模拟工具进行包含被动射频结构在内的跨电晶体互连电磁分析