Mentor Graphics於日前宣佈，全球第二大半導體廠商東芝已決定採用Celaro硬體模擬器，做為重要系統單晶片產品設計的核心驗證解決方案，希望在不影響設計品質的前題下，加快新產品的上市時間。

Mentor表示，系統單晶片設計正變得越來越複雜，面對產品上市的時間壓力，廠商很難對設計進行完整驗證。東芝的主要問題是縮短設計流程時間，同時維持穩定的設計品質 － 這是該公司最優先的目標。利用Celaro模擬器協助發展重要的系統單晶片與核心設計，東芝想利用比競爭對手更快完成先進晶片設計的能力，來提高設計效率，以便取得市場競爭優勢。相較於傳統邏輯模擬軟體，Celaro解決方案可將系統單晶片的設計驗證速度提高一萬倍以上，沒有其它驗證工具擁有同樣的複雜設計處理能力；Celaro還提供給設計人員一套先進的模組化驗證環境，它可與高效能原型電路板或其它驗證工具整合在一起，包括硬體與軟體。

東芝半導體系統LSI設計部門總經理Kiyofumi Ochii表示：「加快產品上市時間非常重要，但對東芝的產品發展流程而言，品質才是最重要的要求 － 我們的理念是盡一切努力把全世界品質最高的產品提供給客戶。為了克服這些困難挑戰，我們決定採用Celaro模擬器，並讓它成為我們驗證流程的骨幹工具；我們正將Mentor驗證技術建構於公司內部，以便提供最高的設計品質和最短的週期時間。」

Mentor Graphics公司的Meta系統行銷總裁Gabriele Pulini表示：「隨著設計複雜性的不斷增加，驗證已成為研發週期的最重要階段；為了排除驗證工作所造成的瓶頸，電子廠商必須取得一套實用解決方案，以便同時滿足產品上市時間與品質的要求。」

Mentor表示，Celaro環境結合了高速編譯、快速模擬以及互動式除錯功能，它可以大幅縮短驗證的週期時間，讓使用者執行更多的測試，甚至在一天內就進行多次的設計修改流程。透過這樣的方式，設計人員才有信心在最短時間內完成整個設計工作，並讓第一次製造出來的晶片就能正常工作。Pulini又補充說：「Mentor Graphics不斷發展速度更快的驗證技術，以滿足客戶越來越嚴格的要求。」