帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術
 

【CTIMES/SmartAuto 籃貫銘 報導】   2023年11月16日 星期四

瀏覽人次:【1930】

益華電腦(Cadence Design Systems, Inc.)宣布,推出新的 Cadence Voltus InsightAI,這是業界首款生成AI技術,可在設計過程早期自動識別 EM-IR 壓降違規的根本原因,因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA)。使用Voltus InsightAI,客戶可以在簽核之前修復高達95%的違規問題,從而使 EM-IR收斂效率提高了2倍。

電源完整性是先進製程的主要設計挑戰,工程人員在簽核時經常面臨大量 EM-IR 違規,因此必須在設計階段早期解決這個挑戰。設計同步 EM-IR 分析的主要瓶頸之一是,電力網絡的尺寸和耦合效應,因此需耗費大量的運算資源。全新的AI驅動的 Voltus InsightAI 利用創新突破性的機器學習方法進行可快速完成增量IR分析,有助於克服這種瓶頸。使用 Voltus InsightAI,客戶可以使用設計同步分析來增強晶片上和晶片電源完整性。

該技術可提高工程效率,以及早發現問題,並提供關鍵性生產力提升的功能:

-快速 IR 推論引擎:該解決方案使用專有的神經網絡來構建電網模型,並可以快速地執行增量IR分析,提供設計變更影響的即時反饋。

-壓降診斷:Voltus InsightAI 使用深度學習來發現 IR 壓降問題的根本原因,並可以快速識別攻擊者,受害者和阻力瓶頸。它使用電氣、空間和時間因素,來預測設計過程中的壓降問題。

-多方法修復:使用決策樹方法,根據時序和設計規則檢查 (DRC) 來修復壓降問題,使用多種方法,例如重新布局、網格強化,佈線和工程變更命令 (ECO)。Voltus InsightAI 根據問題的根本原因選擇精確的修復方法,從而提高利用率和改善 PPA。

-完全整合的解決方案:Voltus InsightAI 與 Cadence 的解決方案完全整合,包括 Cadence Innovus 設計實現系統、Cadence Tempus時序解決方案、Cadence Voltus IC電源完整性解決方案,以及Cadence Pegasus驗證系統,從設計實現到簽核,可以兼顧時序、DRC的相互影響,供給完整的IR設計收斂所需。

Cadence 多物理系統分析事業群企業研發副總裁顧鑫(Ben Gu) 表示,「隨著我們轉向更先進的製程,EM-IR 迅速成為最迫切的挑戰之一,需要新穎和創新的方法來滿足客戶需求。Cadence 透過 Voltus InsightAI 技術的先進應用於 EM-IR,不僅專注於簽核,還專注於早期檢測和預防 EM-IR 違規。有了這項功能,工程師不需要過度設計電網,從而實現更好的 PPA。客戶看到令人印象深刻的成果,因為他們可以利用這項突破性技術在簽核前修復高達 95% 的違規,並在 EM-IR 收斂效率提升超過2倍。」

關鍵字: EDA  益華電腦(Cadence
相關新聞
【東西講座】3D IC設計的入門課!
Cadence:AI 驅動未來IC設計 人才與市場成關鍵
西門子EDA看好3D-IC設計趨勢 聚焦軟體定義應用發展
TESDA延攬AMD副總裁王啟尚新任董事
西門子以Catapult AI NN簡化先進晶片的AI加速器開發
comments powered by Disqus
相關討論
  相關文章
» 3D IC 設計入門:探尋半導體先進封裝的未來
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
» 光通訊成長態勢明確 訊號完整性一測定江山
» 分眾顯示與其控制技術


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BI8KO4GSSTACUK9
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw