帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
聯發科與瑞薩採用Cadence Cerebrus AI方案 優化晶片PPA
 

【CTIMES/SmartAuto 籃貫銘 報導】   2022年06月12日 星期日

瀏覽人次:【1982】

益華電腦(Cadence Design Systems, Inc.)宣佈,Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer) 獲得客戶採用於其全新量產計劃。此基於 Cadence Cerebrus 採用人工智慧 (AI) 技術帶來自動化和擴展數位晶片設計能力,能為客戶優化功耗、效能和面積 (PPA),以及提高工程生產力。

Cadence Cerebrus 運用革命性的AI技術,擁有獨特的強化學習引擎,可自動優化軟體工具和晶片設計選項,提供更好的 PPA進而大幅減少工程端的負荷和整體流片時間。例如,Cadence Cerebrus 布局優化功能,使客戶能夠超越常人的設計潛力縮小晶片尺寸。因此,Cadence Cerebrus 與完整的 Cadence 數位產品線相結合,藉由業界最先進從合成、設計實現到簽核的完整數位全流程,提供了突破性的工程設計優勢。

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示:「我們一直在尋找新的方法來幫助我們的客戶提高生產力,而Cadence Cerebrus以其 AI 能力減少耗時手動工作,使得工程師可以專注於更重要的專案。我們推出 Cadence Cerebrus的一年內,就顯著地看到我們的客戶快速採用並開始實現產品的全部潛力。客戶如聯發科技和瑞薩電子獲得PPA 改善和生產力提升,因而他們現在已經在量產計畫中廣泛採用了該工具。」

聯發科技矽產品開發部門資深副總經理謝有慶表示:「在聯發科技,我們致力於提供最佳的 PPA,因此以AI為基礎的Cadence Cerebrus解決方案成為我們最新先進製程專案最合理的選擇。在SoC模塊設計上,Cadence Cerebrus 佈局規劃優化功能.可將該模塊晶片面積縮小 5%,並將功耗降低6% 以上。在獲得生產力提升、PPA更加優化且更易於整合到聯發科技CAD 流程等全面

瑞薩電子公司共享研發 EDA 部門的副總裁Toshinori Inoshita 表示:「我們需要能夠改進各種節點和設計類型PPA 的自動化方法,藉由採用並優化 Cadence Cerebrus 以滿足我們所有特別的設計需求,並取得了許多顯著的設計成果。在先進製程 CPU 設計中,我們體驗到了更好的性能,在總體負時序裕量 (TNS) 提高了 75%。此外,我們採用Cadence Cerebrus 大幅降低了關鍵 MCU 設計的洩漏功率,讓我們進一步提高性能和生產力,並縮短流片時間。

關鍵字: 益華電腦(Cadence
相關新聞
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
Cadence收購BETA CAE 進軍結構分析領域
Cadence推出業界首款加速數位雙生平台Millennium
Cadence推出全新Celsius Studio AI熱管理平台 推進ECAD/MCAD整合
comments powered by Disqus
相關討論
  相關文章
» 使用Microchip Inductive Position Sensor(電感式位置感測器)實現高精度馬達控制
» 以霍爾效應電流感測器創新簡化高電壓感測
» ESG趨勢展望:引領企業邁向綠色未來
» 智慧家居大步走 Matter實現更好體驗與可靠連結
» 車載軟體數量劇增 SDV硬體平台方興未艾


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.54.224.100.102
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw