帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence推出業界首發4態模擬和混合訊號建模 加速SoC驗證
 

【CTIMES/SmartAuto 籃貫銘 報導】   2024年01月22日 星期一

瀏覽人次:【1201】

益華電腦 (Cadence Design Systems, Inc.)宣布,針對其旗艦產品Palladium Z2企業硬體模擬加速系統,推出可大幅提升模擬加速功能的新應用程式組合。這些專為特定領域規劃的應用程式,將針對如人工智慧與機器學習 (AI/ML)、超大規模運算和行動裝置等高階應用市場,協助客戶管理日益複雜的系統設計、提升系統層級設計的準確度,並加速低功耗驗證。

隨著產業逐步挑戰設計複雜度的極限,客戶需要在容量、效能和偵錯效率等方面滿足上市時程的要求。為因應這些日益嚴峻的挑戰,Cadence 特別推出Palladium全新應用程式及功能更新,提供業界領先的效能和功能。新增強版的應用程式包括:

‧ 4-態模擬應用程式:業界首發四態模擬功能,加速 X 傳播的模擬,例如進行多電源區塊、複雜 SoC 的低功耗驗證

‧ 實數建模應用程式:業界首發實數模型模擬功能,可加速混合訊號設計的模擬

‧ 動態功耗分析應用程式:新一代大規模平行架構,針對數十億邏輯閘的高複雜SoC進行百萬時脈週期的功耗分析,速度比之前版本提升5 倍

Cadence 硬體系統驗證研發部門暨全球副總裁 Dhiraj Goswami 表示:「為了滿足當今先進SoC 設計的要求,客戶需要具快速、可預測編譯及偵錯功能的高效能模擬解決方案。全新Palladium應用程式發布後,為產業立下了創舉,助力我們的客戶加速X 傳播和混合訊號的模擬。」

關鍵字: 益華電腦(Cadence
相關新聞
Cadence獲頒贈綠色系統夥伴獎 肯定協助台灣產業邁向綠色永續
【東西講座】3D IC設計的入門課!
Cadence:AI 驅動未來IC設計 人才與市場成關鍵
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
comments powered by Disqus
相關討論
  相關文章
» 3D IC 設計入門:探尋半導體先進封裝的未來
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
» 光通訊成長態勢明確 訊號完整性一測定江山
» 分眾顯示與其控制技術


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.131.13.196
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw