電子設計產品及服務供應商益華電腦公司(Cadence)與半導體矽智財供應商Artisan公司日前共同發表了一項為期五年的合作協議，兩間公司將合作開發高度整合系統，包括IP元件庫、設計技術以及半導體製程資料，以控制奈米設計所面臨的風險。此項合作的第一項成果，即是開發出一套系統，解決奈米設計中最主要的風險因素 -訊號完整性，可以幫助客戶在設計流程的初期先處理訊號完整性的問題，且建立可預期的路徑。

Artisan總裁兼執行長Mark Templeton表示，『在解決奈米設計所面臨的問題時，必須投入相當的資源，建立一套包含各種設計工具、設計流程、元件庫及矽晶片產出等的新系統。因此我們的目標，是希望能與如Cadence一樣的廠商建立長期的合作關係，以便隨時隨地提供客戶最即時的設計解決方案。』

Cadence執行副總裁兼總行銷長Penny Herscher指出，『我們的客戶在奈米設計方面所遇到的問題，只能透過嶄新的整合性技術及合作關係來解決。Cadence希望透過與Artisan這樣的廠商建立合作關係的方式，確保我們的客戶可以解決各項問題。而一旦我們的客戶可以控制設計風險之後，我們就可以支援更多對大部分客戶而言非常重要專業晶圓代工模式(pure-play foundry model)。』

Cadence表示，在進行奈米設計時，是要將更薄、更細的導線更緊密地堆疊在一起，因此會產生一些負面的電子效應，並因而阻礙了訊號完整性。而我們必須先完成繞線後，才能針對這些因為拉線而導致的訊號完整性效應找出適當的解決方案。而在執行作業的第一天開始以及之後的每一天，設計部門都需要有關整個晶片的詳細設計執行內容；其中也包括詳細的繞線方式。而Cadence的Encounter設計系統便可提供這樣以拉線為第一考量的解決方案，讓設計部門可以在設計流程的初期便可以知道訊號完整性會產生之效應，並透過系統的、可預測的程序，一步步完成訊號整合的完整流程。