帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
CADENCE併購GET2CHIP
提供奈米尺寸合成技術

【CTIMES/SmartAuto 楊青蓉 報導】   2003年04月28日 星期一

瀏覽人次:【1532】

益華電腦(Cadence)宣佈收購Get2Chip ,為業界晶片及系統設計公司提供奈米尺寸合成技術。Cadence針對數位IC設計,計劃將Get2Chip的技術整合到其Cadence Encounter平台之中。Get2Chip被稱為是『global focused synthesis』的核心技術已取得專利。這項技術可提供高合成容量與效能,並可讓奈米尺寸實體設計有良好的邏輯與連接導線結構,它能和現有Cadence的合成解決方案互補。

Cadence表示,Get2Chip『global focused synthesis』的合成技術,可以提供較佳的輸入資料,以便進行奈米尺寸佈局與繞線,以便得到快速時脈閉合與更高效能的設計。 相較於以往的合成結構,其運算時間可以改善5倍,而容量可以改善10倍。而Get2Chip所擁有的高容量,還可大幅簡化所限制條件定義與撰寫的作業,藉此改善設計人員的產能。

針對這項併購案,Get2Chip董事長兼總執行長Bernd U. Braune表示,『Get2Chip已證明了新一代合成技術,對於奈米級設計所造成之衝擊。我們可以較少的人力及更低的成本,來完成包含超過五千萬閘極的多用途設計。因此我們整個團隊對於結合Get2Chip與Cadence SoC Encounter所產生的效能感到非常興奮。』

Cadence資深副總裁兼總經理Ping Chao表示,『有了Get2Chip的加入,Cadence希望更進一步證明,我們可以整合本身的技術與工業界中最佳與最有潛力之技術的獨特能力。我們會持續實現我們的承諾,並提供客戶最佳的設計解決方案。而Get2Chip最尖端的奈米尺寸合成技術,將可強化Cadence IC 數位設計流程,並?足客戶對於可解決90奈米以下之設計挑戰的高階合成解決方案的需求。』

關鍵字: 益華電腦(CadenceGet2Chip  Ping Chao  EDA 
相關新聞
再傳Mentor告Cadence
特許淨損達9000萬
Cadence與台積電推出數位流程
參數與Cadence策略聯盟
NEC認可NC-Verilog模擬工具的簽證(sign-off)能力
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.141.45.90
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw