Actel宣布其Libero整合型开发环境（IDE）增添新的功耗优化和增强的设计创建功能。Libero IDE 8.4针对基于Flash的IGLOO、IGLOO PLUS和ProASIC 3L现场可编程门阵列（FPGA），提供由1.14V至1.575V的FPGA内核工作电压范围，为设计人员提供额外的内核电压选择，以实现更低的功耗。

新版本的Libero IDE增强了SmartPower工具在功耗上的分析，方便于比较同一设计的多种设计实现版本和器件在不同工作条件下的状况，以及它们所带来的功耗和电池寿命影响。Libero IDE 8.4允许由Actel创建或第三方的IP构件、用户开发的HDL模块，以及粘胶逻辑功能在设计项目中轻易的集成，从而实现快速、高效的设计创建。

Libero IDE 8.4扩大了FPGA的内核工作电压范围，达到1.14V至1.575V，适合基于 Flash的1.2V IGLOO、IGLOO PLUS和ProASIC3L FPGA 应用，使设计人员拥有更多的内核工作电压选择，以达致更低的功耗。Libero IDE 8.4还提升了SmartPower功耗分析功能。在新版本Libero IDE中，用户可以创建和比较多种用户定义的功率场景（scenarios），让用户测试在不同场景的运作状况，更好地针对其功率敏感应用找出最佳的设计方法。SmartPower同时新增图形化的功耗显示功能，为用户带来更好的易用性，以及全面了解设计中所有功能模式的功耗状况。

传统的设计方法包括从底层生成HDL代码或原理图设计，以便创建和缝合，构成FPGA系统或子系统必需的逻辑功能组合。Libero IDE 8.4改进了SmartDesign功能，允许用户将由自己或第三方创建的HDL模块、IP核，以及粘胶逻辑功能导入项目区，因而能够从导入功能或现有的IP核目录中快速选择所需的构件，然后将它们拖放到升级的构件视图中的白板画布（canvas）上，让用户在其中查看和连接这些构件。最后自动创建出经设计准则检查和可预备进行物理综合（synthesis-ready）的HDL档。SmartDesign支持快速构建基于处理器系统级芯片的简单设计或精细复杂设计的解决方案。