美商赛灵思（Xilinx）推出Vivado设计套件HLx版，为All Programmable SoC、FPGA元件及打造可重用的平台提供了全新超高生产效率的设计方法。全新的HLx设计套件包含高阶系统、设计和WebPACK版本。所有HLx版本的设计套件均具备C/C++函式库、Vivado IP整合器（Vivado IPI）、LogicCORE IP子系统等Vivado高阶合成（Vivado HLS）技术，以及完整的Vivado建置工具套件，让主流系统设计人员能够方便地使用生产效率高、先进的C语言与IP设计流程。除此之外，当设计人员将全新的UltraFast 高生产效率设计方法指南与这些工具一起使用，可较传统的设计方法提升10至15倍效率。全新HLx版设计套件为Vivado设计套件的免费升级方案。

HLx强化SDk开发环境用于创新并扩展部署可重用的

为创新与编程可重用的平台带来超高设计效率

过去三年，赛灵思的客户已率先采用以C语言和IP为主的设计技术和设计方法，现在全新HLx版本的Vivado设计套件将其已成熟的技术纳入，并足以证明其提升10至15倍设计效率的潜力。为了达到此超高设计效率，客户运用了如下全部或者部分设计技术和方法：C语言设计和优化重用模式、IP子系统重用、自动化整合及加速设计收敛等四种方法。

有别于将绝大部分精力集中于设计流程后段的传统RTL式设计，以C语言和IP为基础的设计可大幅重覆使用设计，以加快设计速度、针对更好的微架构快速探索更多设计的可能性、使用RTL设计转换取代易出错的手动式C语言、免除整合C和RTL的IP时所需的时间和错误，并可大幅缩短验证时间。客户使用高层次抽象化时，可快速让整体设计变得更好，同时在效能、功耗和使用率获得一致或更好的结果品质（QoR）。

为实现这些高生产效率的设计流程，全新HLx版套件包含Vivado HLS、Vivado IPI、LogicCORE IP子系统，以及全套Vivado建置工具套件。此外，赛灵思与其所有联盟计画伙伴，将针对视讯和影像处理、汽车驾驶辅助系统（ADAS）的机器学习及资料中心等特定应用市场，持续扩大C语言函式库。赛灵思全新的LogiCORE IP子系统，具备可高度灵活配置，针对特定应用市场整合了多达80个IP核心的客制化架构，以及软体驱动程式、设计范本和多种测试设计。全新的IP子系统可因应乙太网路、PCIe、视讯处理、影像感测器处理和OTN开发等用途。这些IP子系统均符合AMBA AXI 4互连协定、IEEE P1735加密和IP-XACT等业界标准，以确保能与赛灵思及其联盟计画伙伴所提供的IP相互作业并加速整合。

以C语言为基础的IP和预设的IP子系统结合，可透过Vivado IPI快速组合以达到自动化整合目的。 Vivado IPI自动化整合提供一个可辨识元件和平台的互动式开发环境，其智慧型功能可支援重要IP介面之自动连结、简易IP子系统、即时DRC、介面变动通知，并具备效能强大的除错功能。自动平台辨识功能可藉由预先配置ZynqR SoC和MPSoC处理系统，透过正确的周边元件、驱动程式和系统记忆体配置来支援目标设计。设计团队可快速辨别、重用和整合软硬IP，并锁定ARM处理系统和高效能FPGA逻辑。

赛灵思设计方法行销部门资深总监Tom Feist表示：「全新HLx版设计套件提供一个可重用All Programmable平台的设计和编程架构。赛灵思所有的Vivado软体提供了先进的设计工具、IP和UltraFast设计方法，让我们的主流系统客户可专注于设计具差异性价值的功能，并可用更快的速度完成更好的设计。」

HLx 强化SDk开发环境以扩展设计与部署平台

全新HLx为硬体工程师加速All Programmable平台的设计、修改及编程作业，并进一步丰富了赛灵思专为软体和系统设计人员所设计的SDx开发环境（包含SDSoC、SDAccel和SDNet）。 SDx开发环境可让采用C、C++、OpenCL和新兴的封包处理P4语言，透过HLx开发环境设计的平台进行软体定义编程。HLx和SDx代表了赛灵思加速设计解决方案的全新世代，为系统设计人员运用Zynq SoCs、MPSoC、ASIC级FPGA和3D IC等新一代All Programmable元件开发更具智慧度与差异性功能的连网系统提供强大支援。

全新HLs升级版,已纳入Vivado设计套件2015.4版,并支援赛灵思7系列、UltraScale和UltraScale+元件。 (编辑部陈复霞整理)