All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思延續自28奈米系列產品帶來眾多驚豔業界的創新，今天宣佈其20奈米元件再創兩項業界第一。賽靈思已開始投片業界首款20奈米可編程邏輯元件 (PLD) 和業界首款20奈米All Programmable元件。同時，賽靈思亦著手建置業界第一個ASIC等級可編程架構──UltraScale。續賽靈思率先投片業界首款28奈米元件、推出首款All Programmable SoC、All Programmable 3D IC及SoC等級設計套件以來，今天宣佈的多項里程碑將進一步延伸其領先業界的成就。

　　賽靈思公司可編程產品事業群資深副總裁Victor Peng表示：「賽靈思擬定了一個業界最積極的20奈米元件投片計劃，在高階元件方面，大幅領先最近競手對手一年以上；而在中階元件方面，則領先對手至少半年。再加上台積公司的製程技術和賽靈思的UltraScale架構，運用Vivado 設計套件進行協同最佳化，我們相信賽靈思將超前一年將系統級效能與整合度提升1.5至2倍，這等同於領先對手一個世代。」

　　賽靈思持續與台積公司合作，並採取與過去研發28HPL一致的作法，將高階FPGA的需求導入台積公司的20SoC研發流程。在28奈米的合作上，兩家公司共同打造出業界第一款投片的28奈米元件，並推出了業界第一款All Programmable FPGA、SoC及3D IC元件，讓賽靈思不論在價格/效能/功耗、可編程系統整合和降低物料清單(BOM)成本方面均領先對手一個世代。賽靈思現在將這個奠定其業界領先地位的28奈米成功經驗延伸到20奈米元件，再次率先將採用業界首款ASIC等級可編程架構UltraScale設計的元件進入投片階段。

　　最新開發的UltraScale架構可將20奈米平面製程擴展至16奈米及更先進的FinFET技術，並可從單晶片進展到3D IC。UltraScale架構不僅解決了整體系統流量擴充的問題和延遲率的問題，更可以直接突破了高階製程晶片最大的效能瓶頸，也就是晶片的互連技術。　　

一個創新的架構方案，需要管理每秒數百gigabit資料量的系統效能，以及在全線速下進行智慧型處理功能，並可擴充至terabit級流量和teraflop級的浮點運算效能。單憑提升每個電晶體或系統模塊的效能，或者增加系統的模塊數量，都不足以達到上述目標，因此必須從改善通訊、時脈、關鍵路徑和互連技術等根本面著手，以因應龐大的資料流、即時封包、DSP與/或影像處理等應用需求。

　　UltraScale架構提供一個可運用先進ASIC技術的完全可編程架構，藉此克服這些棘手的問題：

- 針對龐大資料流提供最佳化的寬型匯流排支援多重terabit資料流量

- 支援多區域的類ASIC時脈、電源管理和新一代安全功能

- 提供高度最佳化關鍵路徑與內建式高速記憶體，突破各種DSP與封包處理問題

- 針對第二代3D IC系統整合提供晶片之間的步進式頻寬功能

- 提供大量I/O與記憶體頻寬，能大幅降低延遲率及支援3D IC的記憶體最佳化介面

- 運用Vivado工具解決佈線壅塞的問題並進行協同最佳化，讓元件利用率超過90%，而且不會影響效能

　　首批UltraScale元件將擴充目前賽靈思領先市場的28奈米Virtex、Kintex FPGA以及3D IC系列產品陣容，並成為未來Zynq UltraScale All Programmable SoC的基礎。這些元件更將提供全新的高效能架構需求，實現新一代更智慧型的系統。全新的功能包括：

- 配備智慧封包處理與流量管理功能的400G OTN

- 支援智慧型波束成形技術的4X4 混合模式LTE 和WCDMA 無線電

- 支援具備智慧型影像增強與識別功能的4K2K 與8K 顯示器

- 針對情報監視及偵察(ISR)提供最高效能的系統

- 支援資料中心的各種高效能運算應用

　　賽靈思執行長Moshe Gavrielov表示：「賽靈思藉由率先投片業界第一款20奈米元件、第一個ASIC等級的UltraScale架構、第一款SoC級Vivado設計套件，加上針對智慧型系統持續擴充的IP陣容、C語言和ARM處理器解決方案，賽靈思再一次成功拓展PLD產業的價值與市場版圖。賽靈思遙遙領先對手一年的時間，並為客戶提供領先一個世代的價值。」