瑞薩科技發表SiP Top-Down設計環境之開發作業，可在開發系統級封裝(SiP)時提升效率，將多個晶片如系統單晶片(SoC)裝置、MCU及記憶體等結合至單一封裝。此設計環境採用由上向下(預測型)設計方式，可在設計的初始階段檢查各項關鍵特性，例如設計品質及散熱等。

SiP Top-Down設計環境整合並最佳化多項工具，包括可整合至SiP產品中的晶片資訊資料庫，以及基板佈局工具。此環境提供可在設計工具間傳送資料的使用者介面，以提升易用性與彈性，並提供可自動執行作業的設計環境，例如在電路模擬時進行分析。由於具備上述先進功能，將可在初始設計階段針對可能大幅影響開發新SiP所需時間的項目執行檢測作業，例如分析電子特性以確保訊號品質(Signal Integrity)以及散熱功能的熱分析等。結果將可提升設計品質並使開發時程減半。

由於SiP將多個晶片如SoC、MCU及記憶體等結合至單一封裝，因此封裝基板配置與線路的設計比單晶片(SoC)裝置來得更為複雜。另外，由於記憶體速度與容量日趨提升，因此確保SiP中各晶片之間的訊號品質也非常重要，而由於功耗亦日益提升且發熱密度亦隨著速度而增加，因此足夠的散熱能力也非常關鍵。上述兩項因素成為SiP設計非常重要的面向。因此，為了達到更快速的SiP開發能力，如何儘可能有效地確保訊號品質並檢查散熱效能就成為最主要的關鍵。

瑞薩科技過去採用專案系統來發現問題並擬定對策，以提升設計效率並降低SiP產品的生產成本。因此得以縮短封裝基板設計的時間，並降低與基板製造及SiP測試的相關成本。新開發的SiP Top-Down設計環境符合大幅提昇SiP設計品質並縮短開發時程之方法的需求。它採用由上向下的設計方法，在SiP設計初始階段進行各種特性的檢測作業，取代傳統在完成封裝基板設計後的SiP設計程序後期，進行分析訊號品質及散熱性能的back annotation(解析型)設計方法。它採用整合的設計資料庫及通用使用者介面，可在電路模擬時進行自動化分析及其他作業。