根据一项于2004年12月所进行的调查，询问全球超过两万名的开发人员，关于他们如何利用硬体辅助特殊积体应用电路验证（ASIC verification）。结果发现，目前有三分之一的ASIC设计采用FPGA原型作为验证方法。

即使ASIC设计的尺寸与复杂度不断增加，FPGA不论在容量与效能近来都有更进一步的发展，意味着只要利用单一的FPGA，前述设计中的三分之二都可以模型化。然而，仍有三分之一的设计（也就是所有ASIC设计的九分之一）需要多FPGA原型电路板。

不久之前，开发设计的ASIC小组所采用的主要解决方案，仍是在内部自行发展专用的多FPGA原型电路板。不过，时至今日，利用现成的多FPGA原型电路板，再辅以适当的设计工具，就能节省数星期，甚至好几个月的验证时间，更不用说动辄上万元的非经常性工程（ NRE）费用。
...
...