资料转换器的技术难题
人类凭借视、听、嗅、触、味等感官来学习、认识、理解自身以外的世界。电子设备的创新，大部分也都凭借高效能类比讯号路径技术，革新感官互动的功能设计，其中最有趣的例子之一，便是类比到数位以及数位到类比反向的转换。
资料转换器（ADC／DAC）是创新电子系统的重要领域。以往相关技术局限在学术讨论层次且无法进入商业化阶段，不过现在系统设计师可以结构式方法创新设计。使用高效能资料转换器的系统设计最重大的技术挑战，在于实现时脉产生区块，一个用来取样输入讯号的设计，常常会因为时脉限制，使得系统设计师必须依赖成本昂贵的时脉产生器，使系统达到可接受的效能等级。
为解决上述课题，本文首先针对负责实行高效能资料转换的系统设计师，提供一些基本工具，强调时脉特性对资料转换器效能的重要性，并讨论时脉效能的基本观念，再来详细分析时序装置，并针对特定应用提出修改时序装置效能的方法。最后本文将以上述结论为基础，讨论设计师如何在系统阶层做出正确的取舍。
从时域观点看讯号取样
如(图一)(b)中显示即为非对称梯形脉波的输入波形（Vin）。如果使用资料转换器与无杂讯时脉来量化Vin，则如图一(a)显示输入波形的图形。同时，图一(b)中黑色的点代表所需的取样点。图一(a)上半的曲线显示这些点的平移，而这些点形成波形无失真的副本。假设取样时脉有杂讯抖动的成分，图一(b)中阴影区表示取样时脉边缘可能发生的时间范围。红色的点代表偏离的取样位置，这些点落在可能的时脉边缘的范围内，但并不在阴影区的的中央。图一(c)显示偏离的取样位置，而记录在Y轴上的各个数值为偏离的取样点Vin 的振幅。由于资料撷取系统不知道任何对于时脉杂讯或任何补偿方式，在 X轴上各个相对应的数值为在正确时间上的「完美的」 取样点。
偏离的取样值主要是因为取样时脉的抖动。图一(c)红色的曲线显示其结果，也就是原始输入波形的失真版本。观察这些图形后可得到三个结论：
即使 ADC 是完美的，含有杂讯的取样时脉会引入杂讯与不需要的失真
以ADC取样讯号的流程与RF领域中混频的流程很类似，将讯号与含有杂讯的时脉混合，会得到对所需的讯号在频域扩展及转换的效应，如(图二)所示。
输入讯号Vi的频率决定对时脉杂讯的灵敏度
从图一梯形的上方可以看出，很显然地，如果讯号本身不随时间而改变，在任何位置对讯号进行取样，并不会有差别。然而，如果取样时脉含有杂讯，当输入频率愈大时，由资料转换器所产生的误差也越大。
ADC有两个维度的解析度
ADC两个维度的解析度包括量化切细的程度，以及资料转换系统可以恒定地对讯号在精确的区间进行取样的能力。前者由ADC的特性所决定，后者由取样时脉产生系统特性与ADC 本质的限制所决定。
时脉效能与资料转换器参数
取样时脉对ADC／DAC效能的重要性是不言而喻的；了解以上三项结论对于如何对应到资料转换器效能参数，将很有帮助。 (图三)显示的是一小段输入波形，其中所需的取样点为ADC 输入端从追踪到保留的切换点。实际可能发生的取样点举例范围，是由标有 tj 的区域所限定的，在可能的取样区间内可观察的输入讯号位准的范围则标为VRMS。
假设输入正弦波，Vin 为：
对时间进行微分，可得到讯号斜率：
取RMS 值，则可得：
因此，由于抖动造成的RMS误差电压为：
讯杂比（SNR）定义为：
因此，由于抖动造成的SNR 成分为：
(公式六)中总抖动的抖动值 tj包含两个主要的成分：ADC本身的本质抖动以及取样时脉的抖动。这些属性属于随机的参数，彼此独立，因此总抖动 tj 的计算，是取ADC 本质抖动与取样时脉抖动的「方和根」。公式六可用来绘制各种特定抖动值的图形，可传递低于1ps RMS（1kHz～30MHz）抖动效能的时脉，虽然非常难以实现，但仍可取得。
SNR与系统效能
接着本文将讨论许多系统效能方面的细节。 Shannon公式是一种可解释为何SNR 是系统效能最佳化的重要参数：
其中：C 是频道容量，单位为 bps；B 是总系统频宽，单位为 Hz。多媒体内容需要大量的频道容量 C，系统设计师可透过选择传输媒体或开启更大的接收器频宽方式，来控制系统频宽。虽然开启更大的接收器频宽可能对SNR有负面影响，但无可避免，特别是无线系统部分，传输媒体的频宽可能无法由系统设计师进行可调式的控制。在无线系统中，法令依照频谱的分配来管制频道的频宽。显然在此情况下，系统设计师要着重最佳化SNR的设计。
抖动与相位杂讯
抖动对ADC效能的影响如此显著，研究抖动也更为关键。资料通讯或高效能资料转换领域的工程师，倾向以抖动来制定时脉需求，而精确的时序与时脉领域的工程师，则是以相位杂讯参数来制定时脉效能。了解形成抖动成分的本质，对于估算相位杂讯与抖动均很有帮助。
如(图五)所示，抖动包含两个主要的成分：有界／定量性的抖动以及无界／随机的抖动。定量性抖动具有可预测及可重复的特性，并可以相对少量地以观测值进行精确的量化，因此定量性抖动可以表示为峰值至峰值的数值。另一方面，随机抖动是随机过程累积的结果，量测或定量较不明确。随机抖动表示为RMS数值，一般会再附上量测频宽作为定性标示。
相位杂讯为杂讯源直接的量测值，是构成总抖动的随机杂讯成分。相位杂讯可使用频谱分析仪来量测，频谱分析仪可量测载波基础频率在1Hz频宽内不同的偏移之下的功率位准，因此相位杂讯效能是以离散的数值、搭配相对应的频率偏移所标示的，其表示的单位为dBc／ Hz，或常以单侧频带图来表示。
大部分现今的频谱分析仪会计算RMS抖动值。了解如何进行量测，将可帮助进一步理解相位杂讯如何影响系统效能。如果频谱分析仪设定为量测相位杂讯，会显示出单侧频带图。将相位杂讯转换为RMS抖动的第一步，是将表示在相位杂讯图中介于两个特定频率偏移值之下的功率面积积分，这是伴随抖动数值的量测频宽，其表示单位为timeRMS，如(图六)所示，此计算值称为RMS相位误差。由于频谱分析仪会显示单侧频带图，其面积读值要乘以两倍。
一旦决定RMS相位误差，剩下的转换程序就很简单了。函数L（f）通常定义单侧频带相位杂讯。如果将RMS相位误差定义为rms，则：
因此，
当RMS抖动以有意义的方式定义，f1 与f2 的数值也必须与RMS抖动数值一起列出来。
时序装置的详细分析
(图七)表示时序装置主要的功能性方块图。时序装置可以产生参考时脉输入的多重和整数数量的副本。如果参考时脉分配到多重的介面卡，且因为透过电缆线或骨干的传输过程中而包含额外的杂讯，时序装置则可以设定为从杂讯含量多的参考时脉输入中移除相位杂讯，因此也移除抖动，产生「干净的」时脉输入的多重和整数数量的副本。时序装置包含锁相回路（phase locked loop）、回路滤波器、电压控制振荡器、分配区段（distribution section）、偏移控制（skew controls）与输出缓冲器。
@大標:时序装置最佳化
要找出时序装置最佳的配置，可能要透过反覆的试验。设计师应该了解各个区块对整体系统效能的影响。电源管理大厂例如美国国家半导体（NS）便为讯号路径设计师量身订作线上设计工具，可加速设计流程、提高生产力并加快产品推出市场的时间。
没有任何一套设计配置能适合所有应用，但协助工具可以更明确地进行时序装置。工程师在设计装置效能所应用的基本机制，包含PLL参数、回路滤波器参数、分配区段、以及偏移控制等等。此外，装置整体的杂讯背景值，对效能也有重大的影响。
设计师可以调整特定的参数，提高效能。参考下方描述时序装置相位杂讯的(图八)与(图九)，便可知回路滤波器从较宽的回路频宽（如图八所示）调整为较窄的回路频宽（如图九所示）。
如果尚未允许该讯号拾取宽频杂讯源时，图中显示为TCXO曲线的参考输入，一般在相位杂讯中靠近其基础频率处，会有非常陡的滚边。如果已拾取杂讯，则杂讯可能完全不会产生向下滚边。时序装置频率输出中的主要的杂讯来自：
- ●参考输入；
- ●锁相回路（PLL）；
- ●电压控制振荡器（VCO）；
- ●分配区段；
- ●装置杂讯背景值。
装置中的PLL、VCO、与杂讯背景值都会以分工型态进行作业，其主要工作包含频率平移与杂讯抑制。设定回路滤波器截止频率可决定何时VCO接管PLL的杂讯衰减的工作。在非常大偏移下的相位杂讯值，大部分由装置杂讯背景值决定，一小部份由VCO决定。在使用窄回路频宽设计配置下，如图九所示，VCO倾向主导总杂讯效能。如果PLL在靠近载波处有优异的效能，则回路滤波器应该调整为远离载波，这样它可以在参考输入中过滤任何杂讯。这是一个良好的配置，特别是如果VCO在很远例如是大于 50 kHz偏移下，也具有优异的相位杂讯效能。
| 《图八 具有宽回路带宽之时序装置的相位噪声示意图》 |
|
| 《图九 具有窄回路带宽之时序装置的相位噪声示意图》 |
|
结论
高效能资料转换器反复的试验，可决定时脉时序装置配置的优劣程度。设计师如果对ADC 讯号与杂讯效能相关的问题具有相当的了解，并参考良好的协助设计工具，就可以达成完美的设计。表面上看来，在资料转换器设计中附属部分花时间进行最佳化看似琐碎，但此举能令消费者感受到完美设计所带来「高解析度」的差异。
(作者任职于NS美国国家半导体接面部门)
相關时事单元
相關产业类别
相關关键字
相關产品类别
相關网站单元