涉測量調節 (Interferometric Modulation; IMOD) 是一種革命性技術，應用於高通 (Qualcomm) 的mirasol顯示幕。mirasol 顯示幕中的干涉測量調節技術以微機電系統 (micro-electro-mechanical systems ;MEMS) 為基礎，可製作出反射直視的平面顯示幕。顯示幕在結構上使用干涉方式，因此能製造出高效能的反射顯示幕，可在各種觀看環境下提供絕佳的可視性。微機電系統裝置的電機行為具有雙穩態的特性，因而降低功率消耗。干涉測量調節像素的開關速度相當快，以微秒為單位，因此可製造出高視訊比的顯示幕。mirasol顯示幕以干涉測量調節技術製造，反射率超過60%、對比超過15：1，驅動電壓則低到5伏特。而mirasol 顯示幕的干涉測量調節元件雖然構造簡單，卻能取代液晶螢幕顯示幕中的偏光板、液晶、彩色濾光片及主動矩陣，提供光調變、色彩選擇及記憶等功能。

IMOD像素的結構與電機特性

《圖一 干涉測量調節像素的基本結構 》

在圖一中，顯示干涉測量調節元件的基本結構，mirasol 顯示幕的像素是由這些元件以不同數量所組成。這些元件使用標準的薄膜程序，在玻璃基板上進行組合，以產生光學共振的微機電系統凹穴，構成空氣間隙，將多層光學薄膜與可動反射膜分隔開來。藉由半透反射膜（多層薄膜內）以及反射膜之間的光學間隙，讓光學間隙中反射的光線，可以發生相長與抵消性干涉。產生相長干涉時的波長，可以設定干涉測量調節元件反射光線的顏色。改變凹穴空氣間隙部份的高度，可以反射出不同顏色的光線。

在反射膜與薄膜堆之間導入電壓，可以創造出靜電場。如果靜電場超過設定的臨界值，就會造成反射膜的塌陷，如圖一所示，這個狀態稱為塌陷狀態，因為在可見光譜中呈現抵消干涉，所以元件會呈現黑色。將電壓降低至附加的臨界值，可以釋放反射膜使其回到原本的位置，稱為開放狀態。干涉測量調節元件在此位置上為明亮狀態，可以反射出特定色彩。而驅動與釋放電壓臨界值之間的差異，產生稱為遲滯效應的狀況，可與非線性光電反應共同使用於矩陣尋址。

干涉測量調節元件中的記憶

干涉測量調節元件中的記憶，是由線性機械力與非線性靜電力對抗所產生。兩者間的差異產生干涉測量調節元件中的遲滯效應，導致雙穩態的行為，可作為像素記憶。圖二所顯示的為理想中的基本干涉測量調節元件結構，其中包括固定電極（例如多層薄膜），而彈性反射膜則在其上方。彈性反射膜可視為簡單的線性彈簧（彈性常數 k），表面區域 A 的鏡面電極則懸掛在該彈簧上。如果未讓系統產生電位差，鏡面電極處於靜止狀態，與固定電極的距離為 d。

《圖二 干涉測量調節像素作為鏡面，懸吊於機械彈簧上 》

如果在固定與鏡面電極之間，提供電位差 V1，即產生靜電吸引力。如果彈簧的機械力等同於靜電吸引力，系統就達到機械平衡狀態；平衡狀態是在鏡面電極移位 x 後所發生，此時，鏡面電極處於靜止狀態，與固定電極間的距離為 d-x。

機械力可定義為：

F彈簧=-kx 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　(1.1)

靜電力量可定義為：

F靜電= 　　　　　　　　　　　　　　　　　　　　　　　　(1.2)

機械平衡時淨力必須為零。因此：

F= - kx=0

或

Kx= 　　　　　　　　　　　　　　　　　　　　　　　　　(1.3)

圖三將兩種力視為反射膜位置的函數，顯示出反射膜位置與干涉測量調節元件中電壓之間的關係。黑色虛線代表在不同電壓情況下的線性機械力 F彈簧；彎曲的彩色線條則代表在不同電壓水準情況下的非線性靜電力 F靜電。

《圖三 相對的直線復位力與非線性吸引力造成遲滯效應 》

施加在系統上的電壓由 V1 增加至 V4，反射膜位置移動的距離則由 d1 變成 d4，這個距離代表著兩種對抗力量相等時的反射膜位置。如果電壓超過 V4（圖中標示為 D 點），靜電力就會大於機械力，此為臨界點，機械力超過臨界點之後即無法抵消靜電力，反射膜就會持續偏折，直到在標示為 d5 的距離與多層薄膜接觸為止。如果進一步增加電壓，反射膜與底部電極間的靜電場會增強，但不會引致更多的偏折，或改變光學反應，因為反射膜已經與多層薄膜接觸。

如果將電壓由 V5 降低，在降至 V3 之前，靜電力仍大於機械力；到達 V3 之後，靜電力與機械力會在反射位置 d5 會合，在圖中以 G 點表示。如果繼續將電壓降到 V3 之下，機械力將大於靜電力，反射膜將回復至反射位置 d3 的開放狀態（圖中的 C點）。在圖三的小圖中，反射膜位置繪為電壓的函數，顯示所產生的遲滯效應。黑色箭頭以增加電壓的函數表示反射膜位置，藍色箭頭則代表降低電壓。反射膜由塌陷狀態中釋放，回復至開放狀態，其電壓低於移動像素至塌陷狀態的驅動電壓。

遲滯效用在干涉測量調節中產生雙穩態行為，因此，mirasol 顯示幕可在被動矩陣模式中尋址。

利用遲滯效應

《圖四 干涉測量調節元件的遲滯光電反應，顯示驅動系統所需的三種電壓。》

在圖四中 顯示 mirasol 顯示幕的光電行為。圖中也包括操作裝置所需的三種最小電壓，分別是塌陷狀態電壓、保留電壓，以及開放狀態電壓。如果持續在干涉測量調節元件提供保留電壓，短暫的啟動電壓脈衝足以讓反射膜迅速進入塌陷狀態，並在回到保留電壓後，繼續維持在該位置。同樣地，提供短暫的釋放電壓脈衝，也可以讓反射膜迅速回到開放狀態，並在回到保留電壓後，繼續維持在該位置。本文將稍後說明如何利用這種雙穩態特性。相較之下，液晶顯示幕必須持續更新，顯示的影像才不會消失；然而，對於 mirasol 顯示幕而言，除非畫面資料改變，否則不需要更新。

干涉測量調節尋址

尋址是像素開啟關閉的機制，尋址方式基本上有兩種：直接尋址與多功尋址。使用直接尋址時，每個像素皆需要有專用的控制線／驅動器，這個方法用於某些分段顯示幕上，例如手錶或其他低像素密度顯示幕使用的七段液晶顯示幕。多工尋址則可利用列位址與行位址，驅動較多排列像素，由於每個像素無需專用電路，因而大幅降低電路的複雜性。舉例來說，在 10x10 矩陣的像素中，直接尋址需要 100 個驅動器，多工尋址則只需要 20 個，每行或列各使用一個。

平面顯示幕基本上包含像素陣列，排列方式為矩形矩陣。像素位在行列電極的交會處，電極本身則排列在產生顯示的兩個基板上。一般來說，電極是以半透明的導電材料所製作。在被動矩陣的液晶顯示幕中，上述的兩個基板限制了液晶，因此於特定行列上的電極提供電壓時，可以在液晶材料上的電極交會點產生電場。至於 mirasol 顯示幕，如圖 1 所示，列是排列於多層薄膜中的傳導線，行則是由反射膜固定在一起所形成。如圖五所示，在這兩種情況中，像素皆可視為連接行列電極的小型電容器，行驅動器連接至反射導電膜，列驅動器則連接至排列的導電電極。

《圖五 被動矩陣液晶顯示幕／mirasol 顯示幕圖示 》

在液晶顯示幕中，因為非線性光電反應曲線的關係，跨越被動像素的電場超過特定臨界值時，會進行尋址，讓液晶分子與電場平行。如果經由行列電極尋址，液晶分子在電場對齊時，像素會出現短暫的「開啟」時間。如果移除電壓，像素即類似放電的電容器，緩慢地「關閉」，讓液晶分子回到原本的方位。因為反應時間只有數百微秒，因此應用電場電壓的均方根（RMS）能展示液晶顯示幕反應的特性，而不是跨越像素的瞬間電壓。顯示幕每次可以掃描一列的像素矩陣，開啟並關閉適當的像素。只要掃描所有列的時間短於關閉時間，即可以顯示畫面。不過，由於液晶顯示幕的均方根反應，即使畫面資料並未變更，顯示幕也要持續更新，畫面品質才不會退化。

至於 mirasol 顯示幕，每列都必須由電力驅動，直到干涉測量調節元件有反應（以微秒計算），才移動至下一列。只要像素經由短暫脈衝尋址，以切換至塌陷或開放狀態，只要像素電壓在脈衝後回到保留電壓，即可以持續顯示影像，無需更新。

在液晶顯示幕中，行列電壓在所有列尋址之後必須反轉，以避免像素出現直流電場；直流電場會造成液晶材料的離子遷移。

mirasol 顯示幕驅動方式使用遲滯效應曲線的兩種極性，維持多層薄膜的電中性，如下圖所示。

《圖六　干涉測量調節遲滯效應曲線，以及切換像素「開」與「關」所需的相關行列波形。》

圖六以旋轉 90° 的方式顯示圖 4 的光電曲線。將此曲線與列 (VR) 及行 (VC) 波型置於時間軸上，顯示出如何切換像素電壓（VP=VC-VR）的方式，以提供塌陷或開放狀態，例如「黑暗像素」與「明亮像素」。表 1 則定義了所有像素電壓與有關聯的干涉測量調節像素狀態。請注意，選擇適當的列電壓與行電壓，可使用光電曲線的兩種極性。

如圖六所示，波型開始時的列電壓 VR 為 0V (VR中等)，行電壓 VC 為 VC高時，會導致像素電壓在正極性中設定為保留電壓。在列脈衝開始時，列電壓會轉變為 VR低，導致像素電壓出現高脈衝（塌陷狀態電壓），像素即變為黑暗狀態。在脈衝結束時，列電壓回到 VR中等，像素電壓回到保留電壓水準，而像素保持在黑暗狀態。

如果要回到明亮狀態，必需使用釋放脈衝。為了釋放脈衝，列電壓再次轉變為 VR低，不過這次行電壓會轉變為 VC低，造成像素上的電壓為 0V，因此像素釋放為明亮狀態。列電壓回到 VR中等，而行電壓回到 VC高 之後，像素就會維持在開放狀態。

《圖七 對 15 個干涉測量調節像素陣列進行尋址的行列波形範例 》

在圖七中顯示 15 個像素顯示幕的尋址方式，以及設定像素至其表現狀態的行列驅動波形。在時間 T1 上，列 1 經出現高脈衝，轉變為 VR高。列 1 出現脈衝時，會佔有行 1 (VC低)、行 2 (VC高)、以及行 3 (VC高) 的行資料。在像素上所造成的電位差，會將列 1 的反射膜在第一個像素置於黑暗狀態，後兩個像素則為明亮狀態。在時間 T2，列 1 會停留在 VR中等，由於 VC高 - VR中等 = 保留電壓，因此像素目前處於保留狀態，維持原來狀態。與此同時，列 2 出現高脈衝並佔有行 1 至 3 的行資料。因為自時間 T1 起，行 1 至 3 的行波形並未改變 (VC低) 只有行 2 的狀態由 VC高 轉變為 VC低。

在時間 T3，列 2 停留在 VR中等，像素目前處於保留狀態。列 3 至 5 的剩餘數值則依上述方式，以每次一列的方式進行定義。藉由選擇適當的 VR高 或 VR低，在負或正極性中皆可寫入或保留顯示的資料。所有列都尋址完畢之後，維持行資料並將所有列保持在 VR中等，即可讓顯示幕處於保留狀態。在此狀態下，資料會維持在顯示幕上，在新畫面資料寫入至顯示幕前，不需要進行其他動作。

行電壓到達最終狀態所需的尋址時間，必須小於像素反應時間，而像素反應時間必須小於或等於掃描線時間。因此：像素電壓設定時間＜像素反應時間≦掃描線時間。因為像素反應時間是以微秒為單位，在 mirasol 顯示幕中完整的資料列，大約可以用相同時間寫入。

圖 8 顯示的範例為「開口與保留」驅動方式，利用 mirasol 顯示幕的雙穩態性質。在「開口」期間（小於畫面時間），mirasol 顯示幕的每一列都會更新，之後顯示幕則進入「保留」狀態。畫面資料改變之後，會啟動另一個顯示幕更新階段，所有列都會進行尋址，並進入保留狀態。請注意，如圖 8 中所示，開口與畫面時間彼此沒有關聯，開口比率是依系統需求而定，畫面時間是由驅動顯示幕的應用程式決定。應用程式可以選擇在開口期間結束後，立刻更新顯示幕，或是在有需要時進行更新，以達到最佳的節能效果。

《圖八 mirasol 顯示幕中開口與保留驅動機制的功能 》

結論

mirasol 顯示幕的干涉測量調節元件，其電機反應提供三項關鍵優勢，且全部均以其遲滯效應行為作為基礎：