電阻式記憶體崛起的應用背景

從1999年起，非揮發性記憶體的市場需求就有突破性的成長，因為近幾年陸續出現如隨身碟、數位相機儲存卡、手機記憶體等相當廣泛的應用，創造出其他技術無法涵蓋的全新市場。目前主流的非揮發性記憶產品為快閃記憶體，但是現有的快閃記憶體元件架構在65nm技術世代以後，將逐漸面臨物理極限的挑戰，因而有「奈米晶粒之非揮發性記憶體」技術的開發。快閃記憶體也面臨諸多特性上的限制，例如操作速度太慢和操作週期不長等等。因此更有潛力的記憶體技術需要被進一步開發，以滿足未來更廣大的記憶需求。

電阻式記憶體技術正是非揮發性記憶體新技術當中相當有潛力的新興技術，近年來也受到國際半導體大廠和主要研究單位的關注。其原因在於電阻式記憶體的元件結構相當簡單；同時所採用的材料並不特殊，許多的半導體廠均有現成的製程能力；另外電阻式記憶體元件所需製程溫度不高，因此相當容易與相關元件或電路製程相整合。工研院電光所奈米電子技術組在3年前便積極投入研發電阻式記憶體，最近獲得相當大的技術突破。本文將介紹電阻式記憶體的元件操作特性，以及工研院電光所奈米電子技術組在電阻式記憶體領域的研發現況；並且也將對同屬於電阻式記憶體範疇的「導通微通道電阻式記憶體」技術作一簡單介紹，使讀者對電阻式記憶體技術能有更完整且深入的瞭解。

電阻式記憶體的基本結構和操作方法

電阻式記憶體的主要結構相當簡單，和一般電容器結構極為相似，目前主要均是採用MIM（metal-insulator-metal）結構，如圖一所示。此結構在半導體後段製程的整合困難度並不高，和電晶體元件（MOS）整合非常容易，所以相當適合使用電晶體元件來操作記憶單元（memory cell）。此外，電阻式記憶體記憶單元的製程溫度並不高，因此與相關電路或其他元件容易整合在單一晶片上，也提高此技術的應用價值。

《圖一　電阻式記憶體的基本MIM（metal-insulator-metal）元件架構示意圖》

電阻式記憶體的操作主要可分為三個步驟，分別為forming、set及reset，相關步驟如圖二所示。

《圖二　電阻式記憶體的基本操作步驟示意圖》

Forming步驟

Forming步驟是元件一開始剛製作完成時只需經過一次的步驟，主要是施加一偏壓於元件上，使元件的氧化物層產生soft breakdown，目的在使元件的漏電流增加，如此元件才能開始有電阻式記憶體特性。有些氧化物層其實不需要forming即可具備電阻式記憶體特性，這樣端看氧化物本身的性質以及製程條件而定。

Set步驟

Set步驟為元件由高電阻態轉變為低電阻態的步驟，當施加偏壓超過某一臨界電壓時，元件將會由高電阻態轉往低電阻態，此時通常需要限制流過元件的電流大小（current compliance）以免元件燒毀。

Reset步驟

Reset步驟為元件由低電阻態轉變為高電阻態的步驟，當施加偏壓超過某一臨界電壓時，元件將會由低電阻態轉往高電阻態，此時不需要限制流過元件的電流大小，讓元件能完整重置回高電阻態。不過通常元件在set步驟研發人員所設定的限電流是多少，那麼在reset步驟時流經元件的最大電流，也會和set步驟所設定的限電流大小相當。

另外，電阻式元件有分為單極性元件（unipolar）及雙極性元件（bipolar），所謂單極性元件亦即元件的set及reset步驟都需在同一極性的偏壓下操作，而雙極性元件則是元件的set及reset步驟可在不同極性的偏壓下操作。根據我們的研究發現，元件是否為單極性或雙極性特性，與所採用的電極材料相關；相同的氧化層材料如果使用不同的電極材料，便可由單極性元件變成雙極性元件、或由雙極性元件變成單極性元件。

工研院電光所奈米電子技術組在電阻式記憶體研發現況

工研院電光所奈米電子技術組是在大約3年前開始逐步投入開發電阻式記憶體，最近有了相當不錯的研發成果，並將於今年年底的IEEE International Electron Devices Meetings（IEDM）上公開發表。

可增加儲存容量

本組所開發的電阻式記憶體使用工研院電光自有的8吋半導體製程實驗室，仍採用簡單的MIM結構。在元件特性方面，由於我們所開發出來的元件高低電阻比可高達1000，因此我們也成功展示多電阻態位準操作的能力（Multi-level operation），這有助於增加儲存資料的容量。

具低電壓節能省電特色

在操作電壓方面，除了forming步驟需3伏特外，元件操作在1.5伏特電壓以下即可正常操作，和現有的快閃記憶體技術相比，電阻式記憶體是屬於低電壓型的非揮發性記憶體，在節電省能特性上更為出色。

可延長元件耐久性和儲存能力

在元件耐久性（Endurance）測試方面，我們所開發出來的元件耐久性測試可超過100萬次，即便在高達200度的環境條件下，測試也可順利達到10萬次操作。在元件資料儲存能力（Retention）方面，即便在200度高溫環境下仍可達到商用化規格要求，亦即資料在10年之內無漏失情況。

具快速操作速度條件

在元件的操作速度方面，使用5ns的電壓脈衝元件仍可以正常操作，同時在此脈衝操作下，元件的高低電阻比仍可在100以上。

綜合上述，電阻式記憶體的電阻式記憶胞（RRAM cell）具有快速操作、高操作穩定性及高資料保存性的特點，同時具備多階電阻位準操作的能力，因而能有效提升所儲存的資料密度。

驗證電阻式記憶胞整合效果

成功控制電阻式記憶胞電流

為了進一步驗證電阻式記憶胞和電晶體元件的整合效果，我們也成功地將電阻式記憶胞和電晶體元件，直接以製程方式成功整合在單一晶片上；電晶體可滿足電阻式記憶胞需要限電流的操作需求，特別是在set及forming步驟。藉由控制和電阻式記憶胞串聯的電晶體通道大小，即可有效控制流過電阻式記憶胞的電流大小。

證明電晶體操作電阻式記憶胞的優勢

我們的研究也發現，當我們操作單一電阻式記憶胞時，元件在高電阻態時電阻值呈現較大的波動；而當我們把電阻式記憶胞和電晶體元件直接串聯起來後，元件在高電阻態時電阻值的波動已經降低許多。這可歸因於與電阻式記憶胞串聯的電晶體元件，能及時有效地控制流經電阻式記憶胞的電流大小。若採以單獨操作單一電阻式記憶胞，由於會使用量測儀器來限制電流大小，量測儀器在切換過程中電流overshoot的問題，會導致元件的高電阻態電阻值呈現波動較劇烈的現象。因此，使用電晶體來操作電阻式記憶胞，要比單獨操作電阻式記憶胞具備較優越的表現特性。

元件縮小化特性佳

在元件的縮小化（Scalability）能力部分，我們的研究發現，元件的操作電壓並不太會隨著元件尺寸縮小而有顯著的變化；反倒是元件的高電阻態，會隨著元件尺寸縮小有提高的現象。這意味著小尺寸元件相較於大尺寸元件而言，反而有較大的高低電阻比，這也驗證此元件具有相當好的縮小化能力。目前工研院電光所奈米電子技術組已成功製作小於1微米的元件，目前我們正使用Electron beam lithography system，進一步設法把電極尺寸縮小至數十奈米大小，以進一步研究更小的氧化物電阻式記憶體元件的特性及電阻轉換行為。

電阻式記憶體研究成果比較

去年的IEEE International Electron Devices Meetings（IEDM 2007），有一整場次主要討論電阻式記憶體技術，這也顯示電阻式記憶體技術的重要性已獲得國際重視，此場次搜羅數篇電阻式記憶體相關技術文章，可具體而微地顯示包括Fujitsu、Samsung，Matsushita等國際大廠的研發現況，表一為工研院電阻式記憶體最新研發現況和去年IEDM 2007大廠研發成果的一些比較，可知工研院的研發成果毫不遜色，在R-ratio（pulse）、Multilevel operation、最高元件操作溫度、元件耐久性部分均有相當不錯的特性表現[1-3]。

電阻變化物理機制仍有研究空間

在電阻式記憶體的電阻變化之物理機制方面上則不是相當明朗，許多研究單位因此紛紛提出不同的解釋企圖說明氧化物內部發生的變化，例如filamentary current path理論、氧空缺重新排列理論等等，然而迄今仍沒有一個完整而詳細的模型被建立且獲得普遍性的認同。因此電阻式記憶體的電阻變化物理機制方面，仍有相當大的研究空間，工研院電光所奈米電子技術組除了致力改善電阻式記憶體的元件特性外，也正加緊腳步深入元件電阻態轉換的機制研究。

正在執行的電阻式記憶體研究計劃

除了加緊腳步深入元件電阻態轉換的機制研究外，本組在電阻式記憶體計畫仍有兩項主要任務正在進行中：

Kb電阻式記憶體陣列驗證

Kb電阻式記憶體陣列是將電阻式記憶體邁向商用化的第一步，因為記憶體陣列的實際驗證除了可驗證大數量電阻式記憶胞的製程穩定性外，並可進一步驗證電路控制的實際運作狀況及功能。目前本組已完成Kb電阻式記憶體陣列的電路及光罩設計工作，目前正進一步驗證整體製程是否正常，之後將進一步驗證電路及記憶胞的特性及功能。

Forming free元件開發

本組現在正從製程條件及薄膜架構兩部份同時著手開發Forming free元件，Forming process雖然不是很繁瑣而複雜的過程，但若能進一步開發出Forming free元件，便可進一步簡化電阻式記憶體陣列電路設計的複雜度，如此可同時縮小電阻式記憶體陣列周邊電路所需要的面積，對整體cost down相當有助益。

目前本組已初步開發出Forming free元件，相較於傳統需要3伏特Forming process，此Forming free元件並不需要額外的Forming process，對Forming free元件而言，第一次的switch就是其Forming process，所以一般正常switch小於1.5伏特的電壓即可啟動元件，因此在控制電路設計部分便能省略有關Forming process部分的考量設計，進一步降低設計及製造成本。

導通微通道電阻式記憶體

導通微通道電阻式記憶體原理

導通微通道電阻式記憶體也屬於電阻式記憶體的範疇之一，其所使用的記憶材料為固態電解質（Solid state electrolytes）[4-6]，主要是利用固態電解質裡如銀離子或銅離子的金屬離子，藉由氧化還原反應使其在固態電解質內產生導電路徑，進而使固態電解質的電阻發生近100萬倍的變化，達到資料儲存的目的。其結構和一般的電阻式記憶體相似，只是將中間的氧化層置換為固態電解質，相對於一般氧化物的電阻式記憶體而言，導通微通道電阻式記憶體的操作原理算是相當清楚，在文獻上也可以找到使用水來做電解質直接觀察銀導線（metal filament）的生成，並且已經可以直接觀察到這些metal filament的生成狀態。

材料特性依舊受限

然而此技術主要的障礙是在固態電解質材料的選擇。一般比較常用的材料主要有Ta2O5、GeSe、GeS，相較於氧化物電阻式記憶體而言，導通微通道電阻式記憶體的固態電解質材料選擇性較少。

值得一提的是，導通微通道電阻式記憶體的固態電解質材料，特別是Se系列元件的耐溫性較為不佳，約莫只能耐熱到攝氏200度左右；溫度再升高，會使Se系列的固態電解質成份發生變化，進而會影響導通微通道電阻式記憶體的特性。因此此技術在製程整合上有相當的困難度，因為半導體後段製程溫度雖不高，但要低到200多度也有相當的困難度，所以此技術在製程整合上一直有相當大的問題，相關研究量上也沒有傳統氧化層電阻式記憶體來得豐富。

導通微通道電阻式記憶體相關研究現況

在學校的研究方面以美國亞利桑那大學的固態實驗室（Center for Solid-State Electronics Research, Arizona State University）研究較為出名，廠商則以Qimonda及Sony的開發為主，主要使用材料為Se-rich GeSe with Ag doping，尚有S-rich GeS with Ag doping及GdOx with Cu-Te conductive layer的報告。工研院電光所奈米電子技術組在1年前也有涉獵導通微通道電阻式記憶體範疇，在固態電解質材料系統方面是採用Ta2O5及GeSe為主，電極材料部分則採用銅及銀為主。目前本組已成功開發出薄膜製程技術及元件製造技術，不管使用Ta2O5或GeSe作為固態點解質，元件均可正常運作，元件操作電流可以小至1nA，亦可以多位準操作，如圖三所示。

《圖三　使用Ta2O5作為固態電解質之導通微通道電阻式記憶體的電性操作圖》

圖四則是使用Ta2O5作為固態電解質之導通微通道電阻式記憶體的電性操作圖。目前元件的耐久性測試已可以超過13萬次，相關的元件特性正進一步持續改善中。

《圖四　使用GeSe作為固態電解質之導通微通道電阻式記憶體的電性操作圖》

結語

電阻式記憶體雖然有上述優點，不過該技術發展並不是如其結構般的簡單，因此全球各地的研究團隊無不卯足全力，希望能進一步改善其特性上的缺陷，使其更貼近量產目標，目前電阻式記憶體仍有幾項特性仍待進一步改善：

因此，工研院電光所奈米電子技術組除了將致力於電阻式記憶體相關電路設計的開發，以期達到商用化目的外，在諸如Forming free元件新元件架構、元件操作機制也將同時進行開發和研究。

（本文作者為工研院電光所奈米電子技術組經理）

＜參考文獻：

[1] S. Muraoka et al., IEDM Tech. Dig., 2007, p. 779

[2] K. Tsunoda et al., IEDM Tech. Dig., 2007, p. 767

[3] M. J. Lee et al., IEDM Tech. Dig., 2007, p. 771

[4] M. N. Kozichi et al.,IEEE Tran. Nanotech., 2005, p.331

[5] M. N. Kozichi et al., IEEE Non-Volatile Memory Technology Symposium, 2005, p.83

[6] T. Sakamoto et al., Symposium on VLSI Technology, 2007, p.38＞