參考時脈信號系統設計

時脈信號對於所有電子產品就像是心跳對所有動物的生命一般重要，所有電子電路的動作都以此重複性且穩定的時脈信號做為參考信號源。設計優良的時脈信號，幾乎是系統是否能夠達到高效能、持續性穩定工作的重要基礎。一般而言，系統設計的參考時脈信號可由不同的時脈元件來產生，如諧振器（Resonator）、振盪器（Oscillator）以及時脈產生器（Clock Generator），不同的系統設計會根據不同的設計考量，選擇不同的元件來提供參考時脈。

諧振器是利用機械震動原理，加上一個外部諧振電路來產生週期性振盪信號，一般該諧振電路會被整合在晶片之中。振盪器元件則是將諧振器以及諧振電路整合於一4或6針腳的封裝中，用以輸出參考時脈信號。而時脈產生器則是較為複雜的時脈信號輸出元件，一般此類元件需要一個外部參考諧振器，內部則整合一個或多個鎖相環（Phase Lock Loop；PLL），來產生一個或數個參考時脈輸出的信號。

對於所有的系統設計而言，無論使用何種時脈元件作為電路設計時的參考信號，均需要一個穩定且品質良好的週期信號，包括良好的波形、duty cycle、較短的爬升時間及下降時間（rising time & falling time）、以及準確重複性的邊緣時間。

MEMS技術設計脫穎而出

創新MEMS諧振器

先前絕大部分的電子產品依靠石英晶體來提供可靠穩定的時脈信號，不過近幾年由於MEMS技術設計製造的電子零件，在許多應用領域不斷提供電子產品創新且質優的設計，其中包括MEMS諧振器零件在許多應用開始取代石英晶體；例如所謂MEMS振盪器內部所採用的諧振器，即是使用毫米級大小的MEMS諧振器，來作為Mega Hertz級別的振盪源。

MEMS振盪器內部設計

除了創新諧振器的MEMS技術，振盪器內部的振盪電路設計亦開始進行中。傳統石英振盪器內部的振盪電路，其輸出頻率一般與石英設計切割的頻率相同，因此電路設計上僅僅採用單純的諧振放大電路或者驅動電路。

在MEMS 振盪器內部，採用嶄新的設計概念及線路設計，使得MEMS振盪器提供更多可設定的變動時脈參數，在出貨前透過量產程式設定不同參數，可提供不同應用領域的特殊需要。MEMS振盪器已在許多應用領域包括電腦周邊相關產品、消費電子、網通設備、通訊裝置、車用電子、以及工業產品等，開始逐漸取代傳統固定頻率或可編程輸出的石英振盪器。

這樣的設計，簡化了目前石英振盪器的冗長供應鏈，縮短廠商的交貨期，同時能讓使用同一電路設計的零件，滿足不同應用設計的需要，進一步協助系統廠商達到不同頻率不同參數的振盪器一次購足（One Stop Shopping）的目標。

MEMS振盪器簡要透視

圖一為MEMS振盪器的透視圖。以SiTime的MEMS振盪器為例，其是由兩個晶片堆疊起來，下方是CMOS PLL 驅動晶片，上方則是MEMS諧振器，以標準QFN IC封裝方式完成。封裝尺寸以及焊接管腳與傳統標準石英振盪器的腳位完全相容，可直接替代原來石英產品，無須更動任何設計。MEMS振盪器在許多方面都超越石英振盪器產品，包括全自動化生產過程、穩定交貨期、穩定的產品品質、以及近期和長期的成本優勢等。

《圖一　全矽MEMS振盪器透視圖》

如何製造MEMS諧振器？

有些廠商是用CMOS半導體代工廠的標準設備以及材料製造全矽 MEMS諧振器。由於無須CMOS半導體廠的額外設備製及製程投資，這可提升CMOS產業利用既有設備生產更多產品的經濟利基。另外MEMS振盪器封裝方式亦使用目前半導體封裝廠通用設備以及標準IC後製封裝流程。

圖二展示一系列MEMS製造的剖面圖。圖二a則顯示透過窄通道蝕刻方式，從表面切割一空隙至矽晶氧化絕緣層（SOI），生成一諧振結構。這些諧振結構體在震動時，以水平方向在矽晶面上震動。

《圖二a　從晶圓表面開始蝕刻進入到氧化絕緣層產生的諧振器以及電極示意圖》

如圖二b所示，震動空隙上包覆著一層氧化層、矽晶層以及多晶矽層（Polysilicon），在多晶矽層以透過一些蝕刻的小細孔將氧化物取出後形成諧振體。

《圖二b　氧化物層以及矽質排氣層形成後，製造氣孔以排放諧振器內部電極間距空間內的氣體形成真空》

然後矽晶圓被置入1000oC的epitaxial反應爐內去除雜質，並密封之前所蝕刻的小細孔，以及透過長晶生成較厚的矽晶和一層多晶矽電容層。這個高溫製程對諧振體而言也是一個退火（anneal）的過程，讓諧振體表面達到光滑的程度，並將其永久密封在完全真空無污染的空間中。上述所描述的多晶矽電容層結構非常堅硬，可承受接下來超過100個大氣壓壓力的塑模成型製程（Plastic molding）。

《圖二c　完全潔淨的諧振器被密封在極厚的一層保護用向外長晶的矽質層之下》

圖二d則說明如何在多晶矽層上生成一導電接點，來連接至內部諧振器的驅動感應電極。而後進行鋁質導電層（Aluminum Layer）長晶過程、完成導線（metal trace）以及打線接點生成製程，並被覆蓋上一層非導電材質鈍化層後（passivation layer），完成整個矽晶圓的生產。

《圖二d　在矽質層上蝕刻一過孔，並透過鋁線及打線接點，將諧振器連接至CMOS驅動電路》

MEMS諧振器微型製程封裝技術大要

MEMS諧振器比一般石英晶體要小非常多。標準的矽製程可輕易製造達微米級的產品。一個完成的MEMS諧振器大小約0.Xmm長寬，相較於一般長寬約數mm的石英晶體，兩者面積可相差百倍。越小的元件表示越能達成微型封裝的要求，突破以往在水平方向大小以及厚度限制的封裝設計，因此廠商可製造最小的差分震盪器、展頻震盪器、壓控震盪器以及薄型震盪器等。

隨著CMOS製程技術的微型化演進，MEMS諧振器在同一半導體代工廠，亦可持續使用先進的製程技術來增進效能。廠商的諧振器目前利用次微米（sub-micron）電極間距，未來新一代更精細的製程將可進一步縮小電極間距。此製程演進可進一步改善諧振器輸出的信號雜訊比（Signal to Noise Ratio；SNR），使得振盪器亦得以取得更佳的相位噪聲（相噪）規格。石英晶體卻不具備這樣的製程優勢，若石英晶體尺寸越小，反而在各方面效能的表現越差，影響包括Q值、相位噪聲和activity dip較差、應力敏感度較大、以及頻率範圍更受侷限等缺點。

利用標準CMOS製程製造的MEMS諧振器越小，成本也越低，但這卻不適用於石英晶體，當石英晶體切割越小則越難設計及製造，良率也越來越低，成本也會越來越高。因此當大部分電子產品設計都趨向微型化的同時，石英將越來越無法展現應有效能，全矽MEMS諧振器將取而代之。

可編程架構的全矽MEMS振盪器特性

石英振盪器及輸出頻率特性

早期石英振盪器半導體產品製程極貴，設計趨向單純化，透過外部一些電晶體電路設計，石英振盪器電路可以很容易被組成並讓石英晶體起振，輸出PC板需要的時脈信號，因此諧振器電路自然被排除在其他半導體電子電路之中。

振盪器是根據一些在電子應用產品中的常用頻率來設計、製造並生產。不過更多的振盪器是製造廠商為因應系統客戶不斷根據新的應用需求和應用平台而生產。由於振盪器的規格繁雜，包括不同的頻率、工作電壓、精準度、封裝尺寸的要求，使得產品料號的複雜度以及數量都非常繁雜。況且所有石英振盪器廠商不可能備足庫存所有規格的振盪器，因為每一種頻率的石英振盪器，都是根據內部的石英晶體所切割的厚度決定其輸出的頻率。石英晶體切割過程幾乎是所有振盪器生產必須歷經的第一步，也因此系統客戶必須容忍較長的產品交付期限。

MEMS振盪器及輸出頻率特性

MEMS振盪器則與傳統石英產品不同。無論輸出頻率為何，MEMS振盪器均使用同一個MEMS諧振器。輸出頻率並不是使用不同的MEMS諧振器來達成頻率的變化，而是根據編程並儲存在內部非揮發性記憶體（Non-Volatile Memory；NVM）的數值，與MEMS諧振器的輸出頻率相乘倍數後而決定。

這樣的設計方式，可快速地把庫存的MEMS振盪器，按照客戶需要的電壓以及其他參數編程後，輸出客戶所需要的頻率。因此，客戶可在較短交貨期限內、約在2～3週而無須3～4個月，便可取得所需的頻率元件。此外提供給工程設計人員的樣品，則可透過可攜式編程器立即直接編寫提供，或由產線在一天之內提供給全球工程人員滿足其設計需求。

Sigma-Delta Fran-N PLL倍頻電路設計

此外，石英可編程振盪器內部使用環震盪鎖相環（Ring Oscillator PLL）作為其倍頻電路的設計。這樣的設計容易造成輸出具高抖動（jitter）特性的時脈信號，因此這類振盪器僅適合精準度無須太高的應用。MEMS振盪器廠商在架構設計上採用所謂Sigma-Delta Fran-N PLL鎖相環作為倍頻電路，此電路設計能夠將MEMS諧振器的輸出頻率任意倍頻到所需的頻率，時脈信號的抖動特性與一般石英振盪器相較則更佳。

提升穩定性

積體電路的穩定性一般是用平均無故障時間（Mean Time Between Failure；MTBF）作為衡量標準，該標準的衡量單位為小時，數字越高表示產品越可靠。一般半導體產品的典型數值約為500個百萬小時MTBF，即便是一線大廠的石英振盪器產品，其MTBF值也僅僅是30百萬小時。

MEMS振盪器封裝技術優勢

經過標準的晶圓減薄以及晶圓切片，MEMS諧振器以及CMOS倍頻驅動晶片被塑模封裝到標準晶片塑料封裝之中。廠商會使用穩定性高、低引線電感以及高熱性能的QFN塑料注塑成型的封裝製程，因此也具備高穩定性、低成本、以及彈性焊盤設計的優點，產品封裝也需滿足潮氣敏感等級1的標準（Moisture Sensitivity Level 1；MSL/1），滿足無限期儲存、無須任何乾濕度條件限制的環境。這些封裝產品可替代石英振盪器，並直接置入原來PCB電路板上為石英振盪器所設計的焊盤位置。另外，這些不同封裝元件的厚度也從0.75～0.90mm不等。

由於MEMS諧振器較所有石英晶體更薄，因此廠商得以利用相關技術製造厚度僅達0.25mm的精準振盪器。高度整合MEMS技術、低功耗電路設計和電路模組，超小超薄封裝的MEMS振盪器對於可攜式產品的設計特具吸引力，其可編程功能更可滿足消費電子產品快速開發週期、短期內大量交貨的發展特性。

《圖三　超薄MEMS振盪器（左）與一般石英振盪器的厚度比較示意圖 》

MEMS振盪器種類

高效能振盪器

MEMS振盪器用一個塑料封裝整合了MEMS諧振器以及一個諧振倍頻電路。這樣的振盪器可用在任何使用傳統石英振盪器的應用電路之中，包括PCI-Express、SATA、SAS、PCI、USB、Gigabit Ethernet、MPEG Video、Cable Modem等領域。

低功耗振盪器

手持式產品應用一般在設計上需要考慮低功耗、快速啟動以及微型化尺寸等。MEMS振盪器整合使用矽晶元來設計的MEMS諧振器以及對應的諧振倍頻晶片，可滿足相關產品設計需求。這類產品會是大部分需要依賴電池供電的手持式裝置的最佳選擇方案，能夠在睡眠模式和全功能工作模式之間迅速切換。

薄型振盪器

薄型振盪器可應用在諸如如HC-SIM（High-Capacity SIM）卡、智慧卡、SIP模組、數位相機、手機以及其他手持式裝置內。一般SIM卡的厚度約為0.76mm，約相當於典型石英晶體振盪器的厚度，這會限制傳統石英振盪器無法應用於該類產品。相對於石英振盪器，厚度僅達0.25mm的薄型振盪器，提供足夠的產品封裝以及其他材料如基板等所需空間，完全符合該類產品設計所需，可參閱圖三所示。

展頻振盪器

任何電子產品都需要通過EMI測試，例如FCC Class A或Class B，以確保產品不會因為電磁輻射干擾其他室內或辦公室內的電子產品。一般而言通常是在產品開發階段完成後進入量產階段前，進行EMI測試。改善EMI問題的方式是修改電路板的佈板方式，或者使用外蓋屏閉，二者的時間成本或材料成本均耗費不貲。

另一種可行解決方案是使用展頻振盪器（Spread Spectrum Oscillator），來降低系統輻射出來的EMI電磁輻射干擾。圖四則顯示一個單頻信號的頻譜圖以及對該信號展頻後的頻譜圖。從圖中可知展頻後的時脈信號如何降低原來在接近100MHz的峰值。

《圖四　單一頻率時脈與展頻後時脈的頻譜分析比較圖。圖中顯示，展頻後的時脈信號頻譜較原來單頻信號有較低的平均功率，因此可降低系統電磁輻射干擾》

廠商在設計展頻振盪器時，將焊盤設計完全兼容一般標準振盪器的焊盤設計。這樣的考量使得設計人員得以在設計初期階段使用一般標準振盪器；而在設計完成階段，如需利用展頻技巧通過EMI測試，則可選擇展頻振盪器直接置入原PCB佈板設計之振盪器焊盤位置，無須更改任何線路，可節省工程設計時間和成本，縮短上市時程。

時脈（頻率）產生器

時脈產生器是將多個振盪器置入單一封裝的元件。對於需要多組頻率時脈信號的複雜系統非常有效。廠商設計包括有多個CMOS輸出以及多個差分輸出的時脈產生器，內建獨立且無倍頻關係的時脈信號輸出設計，亦可分別控制是否輸出，以及不同工作電壓之設計。

簡單、可靠具成本效率的MEMS技術

MEMS振盪器已進入量產階段，並已出貨超過數百萬顆產品，這些振盪器具備易用、焊盤結構、功能兼容的優點，可直接取代舊式生產的石英元件。提供更小、更薄的MEMS振盪器應用在手持式裝置內，一直是廠商設計關注的焦點。MEMS技術也正在藉由各種方式，對傳統石英產業進行「矽化工程」。

（本文作者Aaron Partridge為SiTime科技長；David Hsieh為SiTime亞洲區行銷副總裁）