工程師需要精密先進的分析工具，才能成功設計出今日愈來愈複雜的數位系統。大部分工程師皆仰賴邏輯分析儀，進行系統驗證的工作，而隨著系統的速度急速攀升，系統的複雜度呈倍數地增加，邏輯分析儀製造商也同步提升了儀器的性能和功能，以提供工程師所需的能力。在許多情況下，邏輯分析儀具備的性能要應付目前的工作已經綽綽有餘，然而，實際負責連接邏輯分析儀和待測系統的探棒卻可能造成效能上的瓶頸。如果邏輯分析儀接收到的信號品質不佳，那麼即使邏輯分析儀擁有再強的觸發與分析工具，也終將無用武之地。

本文將探討的內容，是成功進行邏輯分析儀的探量連接所需掌握的基本探量概念。文中將會審視探量型態的選擇、探棒的負載和信號品質考量，以及與接地有關的常見問題，最後，還會討論兩種常犯的錯誤：在傳輸線上錯誤的位置進行探量以及選擇了錯誤的互連佈線方式。

瞭解及遵從探量的基本概念才能充分發揮邏輯分析儀的功效。本文將討論的探量六大秘訣分別如下：

探量的型態

當決定使用邏輯分析儀時，必須一併選擇要採用哪一種探量型態。探量的連接方式分為兩種：預先設計好與事後進行。在預先設計好的邏輯分析儀探量方式中，一開始就會將所要探量的測試點都直接設計進去。這種型態的例子包括有接頭和無接頭式的探棒，無論是哪一種，設計人員都要在印刷電路板上置入合適的信號腳座（pad），然後將想探量的信號拉到這些腳座上。邏輯分析儀的探棒會提供合適的互連機制，以配合這些接點。如果是有接頭的探棒，探棒上會有一個公母性與待測系統相反的接頭，如果是無接頭式探棒，則探棒上會有彈力的互連機制（compression interconnect），可以與印刷電路板上的信號腳座接觸，如(圖一)(a)。

事後進行的探量方式適用於未將測試點包含在設計裡面的系統，因此需要使用單獨的探針頭來連接，它包含多種不同的互連配件（如焊入式、鉤爪等）。事後進行的探量型態中最常見的一種是飛腳式（flying lead）探棒，如圖一(b)。

在探討不同探量型態的相對優點和缺點之前，先來談談當邏輯分析儀探棒連接到待測系統上時，所會面臨的一些問題。

圖一中的兩張照片提供了預先設計好與事後進行兩種探量型態的比較。圖一(a)採用的連接方式為新的soft touch無接頭式探棒(a)，使用者必須在一開始的時候，先將信號腳座設計進去。圖一(b)則是在沒有事先定義測試點的情況下，可以與信號連接的另一種方法。

《圖一　(a)Agilent E5390A採用新的soft touch無接頭式探棒。(b)Agilent E5381A與信號連接的另一種方法。》

探棒的負載

探棒帶給待測系統的電性負載總是愈小愈好，如果探棒對系統效能造成太大改變的話，就無法協助驗證出系統的真實特性了，因為失效問題有可能完全是因探棒本身所造成的。負載有兩個主要的影響，一是會降低待測印刷電路板上的信號品質，可能會導致系統失效；二是會降低邏輯分析儀所要觀察之波形的信號品質，這一點可能會導致驗證時出現假的錯誤狀況。為了避免這些問題，瞭解探棒的結構是很重要的。

邏輯分析儀的探棒有很高的輸入阻抗，探針頭的電路包含一個電阻值約為20kΩ的針尖電阻。在低頻的時候，探棒的阻抗會很接近該電阻值，但隨著頻率提高，探棒內的寄生電容會開始降低其阻抗。阻抗會依循標準的RC響應而下降，這對待測系統來說可能會造成問題，因為如果探棒的阻抗開始接近系統的阻抗時，因探棒所造成的分壓效果會變得很明顯。如果該阻抗變得太低的話，將會吸收掉大部分的信號，造成系統失效。

探棒的容抗主要是因為互連的結構所形成的，舉例來說，如果在待測信號與探棒的針尖電阻之間有一個很大的接頭的話，這個接頭就會為探棒的負載增加一個大的容抗，如果使用較小的接頭，則容抗也會減小。

無接頭式探棒的電性負載較低，如前面所提過的，當使用無接頭式的探棒時，必須先在待測系統上置入信號腳座，邏輯分析儀的探棒上有一個彈力的互連機制，可與待測系統進行電氣接觸。將實體的接頭從電氣路徑上移除後，可將容抗降到非常低的程度，請參考(表一)。

(圖二)是幾種探量型態的等效集總容抗對已負載終端（load terminated）之傳輸線的影響，由圖中的波形可以看出探棒的電容性反射會在第一個波前（wave front）之後的某個時間點抵達接收端。

《圖二　透過波形可以清楚地比較出不同互連選項的探棒負載，隨著接頭的尺寸變小（或將接頭移除），負載也會跟著降低。此系統內原本的信號上升時間為150ps。 》

探針頭的信號品質

前面提過，探針頭的信號品質不良可能會在邏輯分析儀上造成假的錯誤狀況，這是令驗證團隊相當困擾的事情，因為他們可能花了大量的時間來除錯，卻發現問題根本不存在。若要避免這種問題發生，就必須特別留意探針頭的信號品質。

除了要注意探棒的電容性負載之外，探棒的位置也要加以考慮，當需要探量不同的終端方法時，這一點尤其重要。就某些終端方法而言，雖然接收器偵測到的信號品質可能夠好，但在傳輸線上其它點所觀察到的信號可能就不夠好了。

為了說明此點，可以參考一條串聯終端（series-terminated）的傳輸線。串聯終端的理論是：所感應到的波形會立刻分到信號源的終端電阻以及該傳輸線的特性阻抗上，其中，信號波的一半振幅會沿著傳輸線傳到接收器上，抵達接收器後會發生100％的正向反射，將一半振幅高的信號加倍，因而得到波形的原始振幅。反射波則會以反方向沿著傳輸線反射回去，一直到被信號源的終端電阻吸收為止，進而結束整個暫態響應。

雖然這種方法會帶給接收器相當漂亮的波形，但是在傳輸線上任何一點的波形都會呈現階梯般的形狀，這種階梯狀的波形不適合在邏輯分析儀上使用，因為當波形是在一半振幅的時間內時，邏輯分析儀無法偵測該信號到底是邏輯的1還是0。(圖三)顯示的就是這種狀態下的波形，可以看出接收器所收到的波形有良好的信號品質，但是在探針頭觀察到的波形卻是無法接受的。隨著信號速度的提高，若要進行成功的量測，就必須重視探針頭的信號品質。

《圖三　在串聯終端的系統中，分別於接收器和探針頭所觀察到的波形。》

接地問題

使用邏輯分析儀時，也必須留意接地不足的問題。探棒的接地信號是用來提供所要觀察之信號的相對參考點，電子信號一定要有一個電流回返路徑，以便讓電流可以流動而產生信號。該回返路徑大多被視為是一個零阻抗的理想導體，但如果不是理想狀況的時候，在接地回返路徑的阻抗上就會出現電壓差，且該電壓會減損邏輯分析儀所偵測到的信號振幅。接地的目的就是要提供具有最低阻抗的回返路徑（或接地連接），以便讓分析儀可以觀察到原始的信號振幅。

接地導線過長是造成問題的常見原因，太長的接地導線會有串聯阻抗，因而產生出電壓。為了避免這種問題，接地導線不應該比信號導線長太多，兩條導線的長度若大致相當，就可以使信號路徑和接地路徑上的寄生阻抗相互匹配。

另一個常見的探量問題是接地迴路的自我感抗，當接地導線與信號導線之間形成一個迴路時，就會在接地路徑上形成一個與迴路面積成正比的自我感抗。這個感抗會因電感的頻率相依阻抗而造成系統頻寬降低，在高頻的時候，此感抗會使得電荷無法通過接地導線，因而降低了系統的頻寬。

為了減少這種問題，應儘可能地讓接地迴路愈小愈好，使用有接頭或無接頭式探棒時，接地迴路的大小通常都是預定的。然而，當使用飛腳式探棒時，有時也會使用一般的接線來連接探棒和待測系統，在此情況下，可能會形成大的接地迴路。如果要避免掉這種迴路的話，可以將接地線與信號線絞繞在一起，形成一段雙絞線。不過，大部分的飛腳式探棒都會附上連接的配件，有助於解決這種問題。

接地點的數目不夠也可能造成探量的問題，在某些探量的配置方式中（如飛腳式探棒），是由使用者來決定接地點的數目。若要瞭解這個問題的癥結，可以試想：如果有一組可量測16個信號的飛腳導線只用了一個接地點的話，這16個信號的回返電流都必須流經該單一個接地點，但是該接地導線的自我感抗只夠低到讓1或2個信號流經它回返時不會產生電壓，如果16個信號全部都要經過的話，電流就會大到足以產生可察覺的電壓了。

解決這種問題的方法是增加接地點的數目，理想上，最好是每一個信號都有一個接地點。所需的接地點數目應該與頻率成正比，建議不要讓兩個以上的信號共用一個接地點。如果發現無法用邏輯分析儀擷取到正確的資料時，這是其中一個需要優先檢查的事項。

在傳輸線上錯誤的位置進行探量

常犯的錯誤

目前市面上提供的探量選擇何其多，有時光要決定該使用哪一種連接方法才能確保量測的成功都很難，在某些情況下，甚至也不容易知道有哪些方案可用。本文接著將介紹的兩種常見狀況是使用了不恰當的探量解決方案時，可能會犯的錯誤。

以上面介紹過的串聯終端系統為例，該系統在背板介面卡上有一顆驅動IC，而接收器則是位在一顆以BGA封裝的IC內。若使用者因看起來比較方便的緣故，而選擇在背板上的接頭來探量系統的話，如前所述，在驅動器的位置探量一個串聯終端的系統會在邏輯分析儀的探針頭上產生一個階梯狀的波形。(圖四)(a)所示為連接的方式，圖四(b)則是邏輯分析儀所觀察到的波形。

《圖四　邏輯分析儀之波形與眼圖》

＜圖註:此處使用的是E5382A單端式飛腳探棒，並透過一個鉤爪（grabber）配件來連接接頭上的接腳(a)。這裡顯示的波形是利用邏輯分析儀稱為眼圖掃描的功能在探針頭所觀察到的，眼圖掃描可以讓邏輯分析儀產生信號的類比波形顯示圖(b)。＞

顯然地，這樣的波形是無法接受的，解決這個問題的方法是直接在接收器上進行探量，最接近該BGA封裝的實體探量點位在印刷電路板背面的導孔焊墊（breakout via pad）上。(圖五)(a)是一種新的連接方法，直接將飛腳焊在BGA的導孔焊點上，所得到的信號品質如圖五(b)所示。

《圖五　信號品質》

＜圖註:此處使用的是E5381A差動式飛腳探棒，並透過一個阻尼線焊入（damped wire solder-down）配件來連接，它可以讓焊點變得非常小(a)。所觀察到的波形同樣是用眼圖掃描的功能呈現出來(b)，可以注意到，現在所得到的信號品質就適合邏輯分析儀使用了。＞

選擇了錯誤的互連佈線方式

試想以下的狀況：設計人員想要利用邏輯分析儀來觀察在印刷電路板上的兩個零件之間跑動的信號，這些信號會在印刷電路板的外層跑動，且無法承受超過3.5pF的負載，否則就會造成系統失效。設計人員決定使用Mictor接頭的探棒（E5380A）來觀察這些信號，因Mictor接頭的接腳與建構方式的關係，信號無法直接由接頭繞出來，迫使設計人員必須將Mictor接頭放在跑線的旁邊，並在每個信號上加入導孔。最後再利用另一個PCB層來完成與Mictor接頭的連接，並在該層上使用與原信號垂直的方式來跑線，(圖六)就是這種連接方式的繞線圖。

《圖六　使用Mictor接頭的繞線圖》

＜圖註:這種連接方式係使用Mictor接頭的探棒來觀察匯流排上的信號。請注意：為了連接Mictor接頭，會需要增加額外的跑線，跑線的容抗會被加到接頭的容抗（3pF）中，造成這種連接方式的總容抗超過3.5pF，因而導致系統失效。＞

因此，如果改用soft touch無接頭式探棒的話，信號就可以直接繞出來，接到探量點的信號腳座上，如(圖七)，這樣一來就不會增加額外的跑線容抗到系統中。這種探棒的總容抗為0.7pF，透過這種方式來連接就可以加入邏輯分析儀，而不會造成系統失效。

《圖七　利用soft touch無接頭式探棒來觀察匯流排上的信號，由於探棒的負載比較小，而且可以直接將信號繞接到信號腳座上，因此與邏輯分析儀連接所造成的負載是可以接受的。》

結語

探棒扮演了實際連接邏輯分析儀和待測系統的角色，然而在某些情況下，探棒卻可能成為效能上的瓶頸。如果邏輯分析儀接收到的信號品質不佳，那麼即使邏輯分析儀擁有再強的觸發與分析工具，也終將無用武之地。選擇合適的探量型態，並採取一些步驟將探棒負載降到最低，以及確保探針頭的信號品質，就可以儘量避免信號品質變差。另外，注意接地的問題也會產生很大的差別。

（作者任職於Agilent安捷倫科技）

（本文英文原稿曾刊載於2004年8月號ED Online）

＜參考資料＞

市場動態

安捷倫科技(Agilent Technologies)新近推出四款數位儲存示波器（DSO）與混合訊號示波器（MSO），具備最深的記憶體所提供的優異訊號檢視能力與先進的波形分析能力。該系列包括600MHz的DSO8064A、MSO8064A，以及1GHz的DSO8104A、MSO8104A機種。相關介紹請見「安捷倫推出新款Infiniium 8000示波器 」一文。 安捷倫科技上市了最大可將FPGA邏輯檢測時間削減一半的邏輯分析器新產品“Agilent’s 16900 Series Logic Analysis System”。邏輯分析器是開發電腦、外設和FA設備等使用微處理器和微控制器的數字產品時使用的調試工具。你可在「 安捷倫新型邏輯分析器 FPGA邏輯檢測時間減半」一文中得到進一步的介紹。 Ironwood Electronics推出一款可加速Freescale MPC5554處理器除錯的邏輯分析儀配接器PB-BGA-MPC5554-S-01。該產品在使用邏輯分析儀時，允許MPC5554執行在高速工作狀態下。在「 Ironwood邏輯分析儀配接器有助於MPC5554處理器除錯」一文為你做了相關的評析。

相關網站	安捷倫邏輯分析儀探量方案線上短片 NI美商國家儀器DAQ資料擷取網站 Tektronix太克邏輯分析儀線上教學