帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
電接枝技術助益3D TSV製程
 

【作者: aveni公司提供】   2016年07月28日 星期四

瀏覽人次:【12031】


3D製程正持續發展,作為堆疊晶片之間的一種電子互連技術,矽通孔(TSV)能為訊號提供比傳統焊線更短的傳輸路徑。此外,TSV還能實現更多的輸入/輸出(I/O)。TSV的直徑和縱橫比可以實現更高的密度,因此這項技術能用比打線接合更低的功耗來實現性能提升。


對3D矽通孔來說,金屬沉積製程有什麼作用和重要性?aveni執行長Bruno Morel表示,金屬沉積是成功的TSV性能的關鍵製程之一。如同平面元件,金屬沉積是晶片層內部的「接線」。在晶片堆疊中,金屬沉積對形成晶片之間的互連來說非常關鍵。元件速度和訊號完整性與金屬沉積的品質直接相關。



圖1 : (Source:cdn.electronics-eetimes.com)
圖1 : (Source:cdn.electronics-eetimes.com)

在TSV的常規金屬沉積製程中,阻障和晶種步驟使用的是傳統的自上而下的沉積製程,如化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD),這些都仰賴於工具在TSV側壁和底面上共形地分配化學成分的能力。用來實現高深寬比TSV的金屬化時,可能會給傳統製程帶來一些挑戰。例如,由於反應物到狹窄電路細微結構的輸送有限,以及反應物和抑制種類之間的平衡,都可因而造成夾止(pinch-off)。如果反應物在更容易進入的電路細微結構頂部能夠更快速地累積,那麼沉積的薄膜會讓寬度變窄,並最終封閉電路細微結構,從而導致空隙。


電接枝技術

Morel表示,aveni獲得專利的電接枝(Electrografting;eG)技術使用的是超共形薄膜生長,它能產生高品質的薄膜,並讓通孔頂兩個頂端的夾止以及由夾止造成的空隙最小化。eG能夠在TSV通常有的狹窄、高深寬比的電路細微結構中實現沉積。我們已經在40:1的超窄電路細微結構中沉積出了共形阻障,並且在多個客戶現場的製程記錄(POR)也是如此。


此外,與傳統技術相比,eG技術只需更少的超覆層(overburden)來用於金屬填充。超覆層是為了補充狹窄功能區和寬闊電路細微結構之間的填充率差異而沉積額外的薄膜,它還被稱為是負載效應。


超覆層能在平坦的區域產生更厚的薄膜,並且需要更多化學機械研磨(CMP)。由於aveni的eG技術能夠由下而上沉積薄膜,並且同時抑制平坦區域的薄膜生長,因此它只需更少的超覆層就能轉化為更短的CMP時間以及節省相關成本。


Morel表示,「在aveni,我們有一個完整的特徵描述和分析實驗室,能使用各種不同的分析技術來描述薄膜的特性。我們用電阻率、附著性、應力、光電子能譜(XPS)、次級離子質譜分析法(SIMS )和掃描式電子顯微鏡(SEM)/透射電子顯微鏡(TEM)來描述薄膜的特徵。我們還與客戶和研究機構合作,對製程進行量化,並與其他方法進行比較,並且已經收集了大量能展示eG製程穩定性和可靠性的特徵資料。」



圖2 : (Source:img15.hostingpics.net)
圖2 : (Source:img15.hostingpics.net)

法國原子能委員會電子與資訊技術實驗室(CEA-Leti)最近就在新加坡的2015電子封裝技術大會上發表一篇論文,該論文比較了用於10:1深寬比TSV的阻障和晶種層的替代製程。解決方案包括分別用兩種不同的共形沉積技術來沉積一個擴散阻障層和一個晶種層。第一種技術是基於金屬有機化學氣相沉積(MOCVD )TiN 製程,第二種使用的是aveni的銅eG3D晶種層。進行了完整的整合和完全的電學測試,其中eG展現了在300毫米時獲得的出色電氣結果。


非酸性製程

aveni的非酸性製程仍會使用添加劑,但需要的添加劑要少於傳統酸性化學製程。至於跟ALD相比的速度,ALD的本質是重複採用能夠自我限制的前驅物,並用一種緩慢可控的速度來產生高品質的薄膜。


Morel表示,考慮到aveni的技術的優雅性和簡易性,除了能生產出高品質的薄膜外,aveni認為它的速度要遠快於ALD。Morel表示,「我們認為與傳統的氣相製程相比,eG能實現相當大的成本節約。雖然個體情況可能會不同,但我們的技術不像基於電漿或蒸汽的製程那樣需要真空設備。它是基於濕化學的一種製程,並且能夠與符合產業標準的電化學沉積工具相容。」


aveni有CEA-Leti(在其3D IRT Nanoelec專案中)和Teledyne DALSA公司的TSV製程記錄(POR)。此外,aveni為元件製造和代工客戶提供先進互連技術,aveni的技術讓未來設備成為可能。aveni能夠成功地塗佈和填充傳統方法無法做到的先進電路細微結構。


融入MEMS和感測器設計

aveni主要聚焦於半導體市場以及微電子機械系統(MEMS)和感測器市場的金屬化應用,而3D TSV就是其中的一個部分。MEMS/感測器還不是一個主流市場,因此,現有技術的局限在歷史中體現,深寬比超過10:1的TSV無法成功進行金屬化。


Morel表示,「在現實中,aveni的eG技術能為TSV提供突破性的能力,從而使更大的深寬比(最高40:1)能夠融入到MEMS和感測器設計中。這對許多產業會有幫助,比如汽車業。因為汽車從設計到設備能夠在消費產品中使用之間有一個相對較長的時間線(以年為單位)。連同我們的3D TSV,我們有能力實現記憶體和邏輯元件的單鑲嵌和雙鑲嵌高級互連的金屬化。」


相關文章
產學研齊攻航太3D列印
從3D IC/TSV的不同名詞看3D IC技術(上)
合縱連橫的3D IC國際研究趨勢(上)
3D IC應用市場核心技術TSV的概況與未來
comments powered by Disqus
相關討論
  相關新聞
» AI推升全球半導體製造業Q3罕見成長 動能可望延續至年底
» 應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式
» SEMI:2024年Q3矽晶圓出貨量增6% 終端應用發展冷熱不均
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.222.113.135
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw