過去十年來，數位信號的速度一直以指數的速率在增加，這項效能的提高也使得信號完整性的問題成為工程業界的熱門技術議題。微波設計方法以前只會用在高檔的應用上，但現在也應用在大多數主流的數位設計中。為了達到未來資料速率的要求，工程師開始訴諸先進的信號傳輸（signaling）方法，其中一種已經被業界廣為採用的做法是差動式信號傳輸法。為了協助設計工程師設計出採用差動式信號傳輸法的系統，量測業界現在也提供非常多種具有差動信號量測能力的驗證設備，包括邏輯分析儀、示波器以及網路分析儀等主流的測試設備，都能提供差動信號量測功能。

差動式信號傳輸的基本原理

相較於傳統的單端式系統，差動式信號傳輸擁有許多與生俱來的優點。差動式信號傳輸的基本定義是：有兩條由發射器推往接收器的線，其中一條傳送信號的“真實”（True）值，另一條則傳送信號的“顛倒”（Compliment）值，接收器會比較這兩個信號來決定原先的邏輯位準（也就是A-B）。數位系統設計已經開始採用這種方法來克服信號完整性的問題。差動式信號傳輸法具有三項主要優點：

關於差動式信號傳輸的一些錯誤觀念

設計差動式系統時，有許多錯誤的觀念需要先加以澄清，在開始探討差動式邏輯分析儀探棒之前，有必要先釐清一些遭到誤解的觀念。

PCB跑線折角

PCB跑線上常見的一個錯誤是將差動信號線對中，比較短的一邊利用繞線的方法讓兩邊的實際長度相同，這樣做的第一個問題是會降低共模拒斥的能力，請看(圖一)的跑線。

《圖一　利用PCB跑線折角的方式讓兩條跑線的實際長度變得相同》

當真實（A）邊和顛倒（B）邊的線被拉到接收端的時候，由於佈線時真實邊在同一個方向轉了幾個彎，所以長度比較長，於是在接收端，設計人員在顛倒邊增加了一些長度，以便讓兩邊的長度一樣，如圖一所示。這樣處理並不是很好的方法，因為會喪失掉共模拒斥的能力。試想，如果有一個信號在尚未走到跑線折角的地方之前就感染到雜訊的情況，在雜訊可以被抵銷之處為共模，但是當雜訊走到了折角的地方時，顛倒邊的雜訊相對於真實邊會有所延遲，造成雜訊不再是共模狀態，而是形成了兩個差動的不連續點，如(圖二)所示。

《圖二　共模雜訊被轉換成差動的不連續點》

要克服這個問題最好的方法是在佈線時插入相同數目的左轉和右轉數，這樣不但可以讓差動信號線對的交叉點保持對齊，而且還可以在線對內維持差動的耦合狀態。當一對差動信號線保持高度的相互耦合狀態時，線對的兩邊都會出現相同的雜訊，因此可以保持在共模的狀態。

試著將差動信號線對的交叉點對齊時，還要考慮的一件事情是線對內的耦合狀態。當差動線對內保持高度耦合的狀態時，表示大部分的切換電荷是由線對的另一邊提供。換句話說，當線對的真實邊要切換到高位準時，需要接受電荷，在同一時間，顛倒邊會切為低電位並放出電荷。真實邊會由顛倒邊接收到大部分所需的電荷，這種共生式耦合的意思就是線對一側的切換會仰賴另一側的切換，因此當差動線對需要轉彎時，外側跑線會增加一些實際的長度，因而造成不同的時間延遲。觀念上，外側跑線會將內側跑線的波前緣（wave front）減慢下來，而內側跑線則會反過來加快（或拉快）外側跑線的波前緣，發生這種現象的程度會取決於差動線對耦合的情況有多高。

差動的不連續狀況（discontinuity）

另一個錯誤的觀念是：如果不連續狀況是差動式的話，該不連續就會被抵銷掉。當設計人員在差動線對的一邊碰到不連續的情況時，往往會刻意地在線對的另一邊插入一個不連續段，讓兩個不連續能相互平衡。其思考邏輯是：當線對的兩邊都出現不連續狀況的時候，差動式接收器在進行A-B的邏輯決定時，就會將不連續移除掉，但實際的狀況卻不然，而且這樣做會使得不連續性加倍，這是因為A和B入射波的極性是相反的（dv/dt），造成不連續的極性也是相反的。

試想在一個以負載終結的系統中，差動線對上有一段容抗的不連續，線對的兩邊都會發生不連續而產生反射。接著此反射會被低阻抗的驅動器重新反射回來，然後在原先的信號緣之後的某個時間出現在接收器。

線對的真實邊會碰到由容抗不連續點反射出來的負向反射，然後再被低阻抗的驅動器以幾乎－100％的幅度重新反射出來。最後的結果是接收器會在原先信號緣之後的某個時間點收到一個正向的不連續波。

而在顛倒的這一邊，由驅動器發出來、沿著傳輸線行進的波會有負的振幅（－dv/dt），這表示，因容抗的不連續所造成的所有反射會跟真實邊一樣，具有相反的極性，最後的結果是接收器會在原先信號緣之後的某個時間點收到一個負向的不連續波。當接收器進行A-B的運算時，線對真實邊和顛倒邊的不連續波會重疊在一起，在接收器的輸出端形成更大的不連續波，(圖三)就是一個這樣的例子。

避免這個問題的最好方法是儘量避免不連續的發生，但是當無法完全做到的時候，每個不連續的地方都要仔細地評估，以確保最後在接收端的不連續效應不會造成錯誤。

《圖三　差動的不連續狀況。》

共模輸入範圍

第三個需要考量的重要問題是接收器的共模輸入範圍，有時候設計人員會認為所有的共模雜訊都可以被排拒掉，當然，只要總電壓沒有超過接收器的共模輸入範圍，的確是如此，任何超過此範圍的電壓都會被切截掉。但是當差動線對的一邊有共模雜訊被切截掉，而另一邊的雜訊卻沒有切截的時候，就會出現問題，它會造成差動信號接收器看到的不是共模的雜訊，因而不會將之排拒掉。

舉例說明：

假設一個差動的PECL接收器的共模輸入範圍（CMIR）是0.3v到3.0v，輸入信號是以2.0Vdc為中心的800mVpp信號，如果每一邊都碰到一個750mV的共模雜訊突波（spike）的話，線對顛倒邊的總電壓就會因為該750mV的雜訊突波而超出接收器的CMIR範圍，造成信號被切截。如此一來會造成兩條線上的雜訊突波之間有所差異，當接收器進行A-B的運算時，就會得到一個差動的不連續點，(圖四)顯示的波形就是一個這樣的例子。

《圖四　因超出CMIR的範圍所造成的差動雜訊》

若要成功地設計和做出一個差動式的信號傳輸系統，就必須先釐清上述所有的問題和錯誤觀念。

差動式邏輯分析儀探棒

進行數位系統的除錯和驗證時，邏輯分析儀是一種強大又好用的工具。隨著數位傳輸系統逐漸改用差動式信號傳輸方式，邏輯分析儀的製造商也提供差動式探棒來協助工程師開發這樣的系統。就像要成功地設計出系統必須先瞭解差動式信號傳輸的基本原理一樣，要進行成功的量測也必須先瞭解差動式邏輯分析儀探棒。

以邏輯分析儀做為差動信號接收器

首先要考慮的是探棒本身做為差動信號接收器的問題，這表示探棒會與標的接收器一樣進行A-B的運算，因此先前提到的各種設計問題也可能發生。在一個理想的量測中，探棒應該要觀察到與差動信號接收器一樣的信號，尤其是，線對上的任何共模雜訊或線對間的相位差在探棒針尖看到的應該要和接收器上出現的一樣，這樣才能確保所進行的量測可以準確地反映出發生在差動系統內的真實狀況。

探棒的位置

第二個要考慮的是探棒的位置，對接收器而言是共模的雜訊可能會因探棒位置的關係，而讓邏輯分析儀看到的變成是差動的雜訊，如(圖五)中耦合鬆散之差動信號線對的跑線圖所示。

《圖五　差動式量測的探棒位置》

雜訊加入的位置是在差動線對的兩條線上接近接收器的地方，接收器會在A和B上分別看到往前行進的雜訊，並且在進行邏輯決定（A-B）時將該雜訊除掉。現在來看一下當反向行進的雜訊在探棒針尖出現的情況，因跑線轉彎的緣故，真實邊（A）的雜訊會比顛倒邊（B）的慢，造成雜訊會以兩個差動的不連續狀況出現，以致於邏輯分析儀無法將該雜訊拒斥掉。在這個例子中，邏輯分析儀觀察到的信號並無法代表標的接收器所看到的情況。解決這個問題的方法是要在共模雜訊不會被看成差動雜訊的位置來探量系統，探量的位置可以直接在接收器上，或如果是耦合鬆散的差動線對時，在雜訊會經過相同數量的左右轉次數的位置也可以。

共模轉差動的結構

第三個要列入考慮的因素是探棒的共模轉差動結構。邏輯分析儀探棒包含兩個以地為參考點的單端式放大器，其中一個放大器負責接收真實邊的信號，另一個放大器則負責接收顛倒邊的信號。接著，這兩個放大器的輸出會被餽入一個差動式放大器中，以進行A-B的差異運算，(圖六)就是這種結構的方塊圖。之所以採用這種結構的原因是完全差動式的接收器有實作上的限制，標準的差動信號接收器也是遵照這種方法設計的。

《圖六　單端轉差動的結構》

瞭解這種架構很重要，因為探棒的共模輸入範圍也必須加以考慮。在一個完全差動式的結構中，探棒會無法判斷出一個以0伏為中心、振幅為1 V的信號，與一個以100伏為中心、振幅為1 V的信號兩者之間的差別，這兩種狀況最後的結果都是ΔV＝A－B＝2伏。然而，在圖六的結構中，信號的擺動範圍必須落在兩個單端式接收器的共模輸入範圍內，該信號才能被第二級的差動式放大器看到。之所以提到這一點的原因是設計的考量通常可能只針對系統接收器的CMIR，而沒有考慮到邏輯分析儀的CMIR，為了確保邏輯分析的成功，這個規格也必須加以考慮。

共模成份的移除

進行邏輯分析儀探量時要考量的最後一個因素是，差動信號線對的共模成份不會出現在邏輯分析儀所看到的信號中，這表示當使用眼圖掃描等信號完整性驗證工具時，所顯示出來的類比信號將會以0伏為中心，這是因為共模成份（或直流偏壓）在進行A-B的運算時已經被移除掉了，以下就是這種現象的一個例子。

用安捷倫科技的54845A Infiniium示波器來觀察輸入邏輯分析儀的A和B類比信號，這兩個信號都是含有1VDC直流偏壓的400mVpp信號。(圖七)是利用安捷倫科技的16756A邏輯分析儀進行眼圖掃描量測所得到的輸出。可以注意到眼圖掃描量測所顯示出來的結果是一個以0VDC為中心，振幅為800mVpp的類比信號。

《圖七　示波器與眼圖掃描量測的結果》

最新的差動式邏輯分析儀探棒

邏輯分析儀探棒有三種不同的型態：飛腳式（flying lead）、有接頭式（connector-based）以及新的無接頭式（connectorless）。有接頭和無接頭的探棒是給已經預先在PCB上設計好測試點的工程師使用的，而飛腳式探棒通常則是給未將測試點設計進去的工程師觀察信號用的，每一種邏輯分析儀探棒都提供有差動式解決方案。(圖八)是量測廠商目前提供的不同種差動式探量型態的例子。

《圖八　最新差動式邏輯分析儀探棒的例子》

結論

差動式信號傳輸法已被廣為採用，做為解決多種信號完整性問題的方法。隨著數位系統逐漸改用差動式信號傳輸法，邏輯分析儀的製造商也提供各種差動式探棒來協助驗證這些系統。值得注意的是，想要成功地設計出高速差動系統所需用到的基本信號傳輸原理，在進行差動量測時同樣也要考慮進去，才能確保量測的成功。在設計的早期階段即能瞭解及應用這些基本原理，就可以成功地運用邏輯分析儀的測試能力，確保所設計出來的數位系統夠健全可靠，同時也能縮短產品推出上市的時間。（作者為安捷倫科技硬體設計工程師）