近十年來，因著手機與無線網路的大眾化，射頻（RF）系統已進入人們的日常生活中；現代無線通信與早期無線通信真正的差別在於其可移動性（Mobility），早期的無線通信產品，由於體積龐大笨重、耗電，不能達到個人移動性的需求，但因為高效能、低功率的RF IC出現，將傳統的無線通信技術帶入一個全新的個人行動通信時代。

在無線通信的領域中，因著可移動性的需求，無線產品會一直朝向輕薄短小的目標邁進，這個需求促使IC設計工程師發展各種新的RF系統結構，以達到更高度的RF-SoC （System-on-Chip）整合，如(圖一)，新的無線網路（WLAN）射頻收發射（RF Transceiver）架構[1]，將射頻直接轉換成基頻，越過中頻而減少許多原本中頻所需的元件（如SAW Filter）。RF系統整合希望將更多IC以外的獨立元件，用On-Chip元件取代。最終目標希望在天線到數位資料輸出中間達到最大的整合度。

雖然設計層面的整合是目前SoC發展所遇見的挑戰，但製程上已可預見即將面臨許多的瓶頸，例如將數位、射頻、混合訊號（Mixed Signal）等製程整合在同一晶片上，所以晶圓廠不斷提升製程水準，以應付SoC時代所需的更高整合度。位於製程後段的封裝測試業者，也面臨了相對應的嚴苛挑戰，必須將數位與RF測試設備同步結合，而且有偵錯及除錯的能力。

針對上述的需求，整個產品需要全面性的整合，其中包括設計、製造、封裝、測試等四項，都將進入另一全新的領域。每一個領域都需要將數位／類比／RF結合在一起，而且四個領域的整合是環環相叩，如RF-SiP（System-in-Package）的封裝技術與RF-SoC是互補的技術，不能分開單獨考量，只有統合各領域全盤性的整合設計，才能達成一個高良率（High-Yield），低成本的產品。例如，無線網路WLAN晶片[2]及藍芽技術Bluetooth晶片[3]皆為RF-SoC描繪一幅美好的遠景。

《圖一　RF-Transceiver for zero-IF WLAN 》

RF-SoC（System-on-Chip）的設計與製程技術

一個“最佳”的RFIC設計，必須同時達到三個目標：（a）最佳的特性、（b）高良率、（c）低成本。今天在RF-SOC的設計中，必須將數位／類比／RF整合化考量，而使整個系統仍然可以同時達成上述三目標，例如功率放大器的設計中，傳統的設計軟體模擬只有從正弦波（CW）響應來分析功率放大器，而整合型的軟體可提供數位調變信號輸入功率放大器，由功率放大器的響應而得知系統規格與功率放大器的特性關係，可幫助系統工程師直接由模擬結果來決定元件規格，而且可使RF-SoC的使用者更能掌握IC在系統中的特性。

RF-SoC設計要素

傳統的RF IC設計常需要3－4設計週期（Design Cycle），這是因許多系統中的考量及封裝上的的影響未能完全納入設計參量中。原多次的設計週期在中低階RF IC上勉強過關，但至於高階、高成本的RF-SoC中是不能接受的，因著極高的發展成本高階IC要求一次成功（first-pass success）。而現在，整合性的軟體可將系統中的變因，生產時的容許公差，甚至測試中的限制完全在一個CAD Tool中完成，而使RF-SoC可達成一次成功的目標。在RF-SoC的整合型設計軟體中，必須包括RF／數位／類比系統階層的模擬，才可能完成由上至下（Top-Down）系統設計，以減少更改設計的次數。由上至下的系統設計可以充分掌握系統特性並進行最佳化，若細部元件不能完全配合系統規格，亦可在模擬中發現，並立即重新修正而作最佳化。

目前的手機產品中，以矽製程為主流（如CMOS 及SiGe BiCMOS），而射頻前端 （RF Front-End）的元件，常使用砷化鎵（GaAs）的大功率放大器（High-Power PA）、低雜訊放大器（LNA）、及射頻開關（RF Switch）。在RF-SOC的近程目標中，希望能融合所有矽製程的元件在一片單晶片封裝中，在下一段的RF-SiP討論中，將探討如何區分晶片與RF-SiP封裝的問題。在矽製程的RF-SoC整合設計中，除小尺寸（如0.18 m）的CMOS元件可達到較高的工作頻率外，有些特殊的RF特性，要經由SiGe BiCMOS或RF CMOS來達成。另外，為克服矽基板中的RF損耗大及高頻隔絕性差的問題，有SOI（Silicon-On-Insulator）CMOS的提出。

低功率消耗延長電池壽命在行動通信中至為重要，若是可降低RF-SoC的功率消耗，即可達成低功率行動通信的實現。SOI CMOS的出現是為矽製程降低基板的寄生電容以減少CMOS的功率消耗 [4]，在矽基板中埋藏一層氧化層（buried oxide）不只降低了介面電容，而且產生了高阻抗的基板，以減少RF信號的損耗，微帶線（Microstrip）即利用SOI技術，使原本在2GHz的矽製程中0.1 dB/mm的射頻損耗降低為0.03 dB/mm。另方面RF-SOC所需求的射頻隔離亦可由SOI來達成，增加SOI中之內埋式氧化層，可完全隔離主動元件與基板。

RF-SiP（System-in-Package）的封裝技術

RF-SiP是提供一個完整的射頻封裝解決方案，此封裝將整合內埋式被動元件（Embedded Passive Components）與射頻晶片（RFIC / MMIC）在同一個完整的封裝下 [5]。RF-SiP在設計方法上有下列創新：

RF-SoC及RF-SiP的元件佈置圖，如(圖二)所示，是否將元件放在晶片上，取決於頻率範圍（即尺寸大小）、調變方式、可使用的元件、及封裝技術。例如，功率放大器（PA）的規格，如線性度（linearity）、功率大小、及效率（efficiency）可決定是否用on-chip或off-chip的匹配電路。在壓控振盪器（VCO）中，相位雜訊的規格要求（由調變方式而來）會決定是否要用高Q值的off-chip電感。在圖一中的無中頻（Zero IF）收發器，雖然SAW濾波器因中頻的消失而省略，但天線收入（發射）的信號仍需要濾波器來把關，拒絕頻帶以外的雜訊進出收發器，此濾波器即需要放在晶片之外。天線、Duplexer、Balun在RF-SOCRF-SiP中的位置決定於尺寸大小，尺寸又與波長成正比，所以工作頻率範圍會主要影響是否可整合於SoC或SiP。

另外RF-SiP的優點如下：

但RF-SiP如同RF-SoC一樣，有元件太近彼此干擾的問題。

《圖二　RF-SoC及RF-SiP的元件佈置圖》

RF-SoC / RF-SiP的系統測試技術

近年以來，許多國際系統製造商都明顯提高了委外製造測試的比重，以便降低產品的製造成本。一般認為，委外製造測試將是未來的主流趨勢，同樣的策略會應用在SoC的產品方面，SoC元件製造商也會採用委外封裝測試的模式。由於市場對價格成本與交貨速度特別敏感，因此國際大廠委外封測的比重還會持續上升，當然如果測試成本能夠降低。對SoC的整體成本有絕對的影響。

隨著無線通信產業邁向高度整合的要求，在系統測試上將有更多的射頻系統晶片RF-SoC測試、射頻系統封裝RF-SiP測試、及多晶片模組（Multi-chip module；MCM）測試。這些複雜的系統測試費用將遠高於傳統的單晶封裝測試費用，而且因為多晶片的使用有潛在的低良率的隱憂。對於中低階的晶片應用上，在低價位及高良率的前提下，常常更換晶片的成本要低於完整的系統晶片測試費用。但在高階的系統晶片應用上，這個低價位晶片的前提已不存在，因此系統晶片需要更多的完整晶片測試，來保証已知良好晶片（Known-Good-Die），而且已知良好晶片在降低系統整合封裝的成本上至為重要。

RF-SoC測試要點

射頻系統晶片RF-SoC測試的考量上可分為五項 [6]：

在(表一)中，RF系統的測試可分為三階段：（1）設計驗證期（Design Verification）；（2）先期生產測試（Pilot Production Test）；（3）大量生產測試（Volume Production Test）。在設計驗證期，講求測試的涵蓋範圍，此驗証需要涵蓋所有系統設計規格，而且常需要在各種溫度範圍中驗證產品的特性。在先期生產測試中，只需要針對主要產品規格及組裝造成的變化來測試，若是該項測試良率極高，則在大量生產時可考慮取樣測試來減少測試時間及降低測試成本。至於大量生產測試則是專注在主要產品規格及降低測試成本，表一的系統測試項目數目，在後來的階段有遞減的趨勢，也代表產品的成熟度增加。不過所有成功測試的都需要有高良率的設計而且對生產誤差上有高容忍度。

《圖三　射頻系統晶片RF-SoC的生產測試步驟》

射頻系統晶片的生產測試上可分為四個步驟 [6]-[8]：

以上四個步驟的功能涵蓋範圍，後一步驟要比前一步高數倍，但偵錯的解析度（fault detection resolution）隨著測試涵蓋範圍的擴大而降低，至於偵錯後改錯要花的費用也比前一步驟高數倍，因此決定測試的項目及涵蓋範圍，會影響最後系統整合的良率。

結語

以無線網路WLAN及藍芽（Bluetooth）技術為例，來說明RF系統整合及測試。經由射頻系統晶片RF-SoC，與其互補的射頻系統封裝RF-SiP技術，全新一代的個人行動通信整合系統指日可待。對於數位／類比／RF的技術，在產品的四個階段包括設計、製造、封裝、測試等皆需要全面性的整合，才能達成一個最佳的性能、高良率 （High-Yield）、及低成本的產品。

（作者為國立台灣大學系統晶片中心教授；協助資料收集與修撰：黃韋欽、蔡明龍、蔡政翰）

〈參考資料：

[1] Intersil PRISM 3 front-end ISL3684 Data Sheet

[2] Su, D.; Zargari, M.; Yue, P.; Rabii, S.; Weber, D.; Kaczynski, B.; Mehta, S.; Singh, K.; Mendis, S.; Wooley, B. , "A 5 GHz CMOS transceiver for IEEE 802.11a wireless LAN," 2002 IEEE International Solid-State Circuits Conference Digest, Vol. 1 , pp. 92-449, Feb. 2002.

[3] Chang, G.; Jansson, L.; Wang, K.; Grilo, J.; Montemayor, R.; Hull, C.; Lane, M.; Estrada, A.X.; Anderson, M.; Galton, I.; Kishore, S.V. , "A direct-conversion single-chip radio-modem for Bluetooth," 2002 IEEE International Solid-State Circuits Conference Digest, Vol. 1 , pp. 88-448, Feb. 2002.

[4] Jerry Yue, Jeff Kriz, "SOI CMOS Technology for RF System-on-Chip Applications" Microwave Journal, Jan. 2002, pp. 104-112

[5] Kyutae Lim, Stephane Pinel, Mekita Davis, Albert Sutono, Chang-Ho Lee, Deukhyoun Heo, Ade Obatoynbo, Joy Laskar, Emmanouil M. Tantzeris, Rao Tummala, "RF-System-On-Package (SOP) for Wireless Communications, " IEEE Microwave Magazine, Vol. 3, pp. 88-99, Mar. 2002

[6]Wai Yuen Lau , "Measurement Challenges for On -Wafer RF-SOC Test," 27th Annual IEEE/SEMI International Conference Digest, 2002, pp. 353 -359

[7]Lee Meyer, Peter Cain, "Bluetooth Measurements - RF Tests Overview," Wireless Symposium Conference Presentation, Feb. 2001.

[8] Agilent Application Note 1333-4〉