今天，数位讯号处理（Digital Signal Processing；DSP）在电子系统中的应用急速成长，对于高度连结多媒体世界永不满足的追求，驱使DSP进入多样不同应用领域，包含了无线通讯、电信、广播视讯、个人运算、与车用多媒体等。当DSP变得越来越普遍之际，即使是高运算量需求的应用像是软体无线电技术（software-defined radio）、雷达讯号处理、无线基地台，或指纹辨识都需要使用DSP于其中。

DSP的应用是如此快速又多样化的发展，也暴露出现行处理器在今日应用中的限制，今日DSP应用需要极高度运算能力，远比现行的标准处理器能达到要求的还要高。尽管独立的DSP处理器提供了相当高的设计效率以及设计的相似性，然而认同需要用不同设计平台，才能跟上产品应用前进的脚步的设计师也不断增加。由于现行的标准处理器欠缺数项关键优势，因此FPGA正快速地变成许多以DSP为基础系统实现平台的选项。

FPGA最高可以提供512个乘法器在同一块基版上，相较于仅有一个乘法器的通用型DSP处理器，由主要的FPGA供应商所提供的FPGA有着高度平行化的特性，相较于仅依赖标准处理器的系统，使用具有DSP特性的FPGA系统展现了十倍的效能优势。今日的FPGA具有快速的产品开发时间，具有高度弹性实现方法，还有具DSP特性的功能。这些也解释了为什么今日FPGA装置正快速地取代DSP应用系统中的标准处理器，如(图一)所示。

《图一 现行的趋势正走向用FPGA实现DSP》

DSP系统设计师正着手从事FPGA发展程序，然而也发现了没有人能保证可以成功建置一个设计；庞大又复杂的设计可能会超出一般设计流程所能负荷，效率与建置最佳化将会是一巨大挑战。

系统架构工程师研究FPGA DSP系统架构设计时，有两个最为困扰的问题，分别如下：

独立于制程之外的特性

并非所有的设计资料库（libraries）都被建立成相同的架构，举例来说，那些由不同FPGA供应商提供的架构无法被移植到其他厂商的架构。同样的，限定供应商的设计资料库，也不是原来就设计成可以扩展他们的架构到所有可能的DSP应用。而且，可能也无法支援未来架构的改变。甚至，限定供应商的区块让制程设计陷入了泥沼，被不必要的建置细节牵绊。利用这些设计资料库来实现一种设计往往无法提供最佳化的实现、重复使用性，以及设计效率。

因此，一种独立于制程之外的DSP架构组合，是成功的FPGA DSP架构设计制程中之关键。独立制程可被定义出两个特性，一个是使用者自订延伸，另一个则是可移植性。一个使用者自订延伸的设计资料库或是区块组合提供了DSP运算函式的基本组成，使用者可以轻易的建立客制化且独立于晶片提供者的高阶函式。不像现行的设计资料库，这样的延伸区块组合保有了DSP架构设计在演算法层级的切入点，这个架构并非用于定义任何的低阶实现，像是如何使用内部储存装置、要用暂存器或是记忆体这样的决定，或是乘法器和加法器要使用内建的数学运算处理器（MAC）或以逻辑线路建置？该层级所需要定义的参数只有高阶特性，如滤波器的系数、是否需要增益等。

可移植性则被视为独立于制程外资料库的另一个重要优势。使用延伸的设计区块组合，DSP系统设计师可以只要实现演算法一次，例如先进先出记忆装置（FIFO）是否在最新的制程里提供？这并不是考量的项目。一套演算法可以被所有供应商任何的FPGA架构建置，而无需经过任何修改。如此一来，一个设计的寿命被延长了，而且随时可以被移植到不同的架构、不同制程，与不同晶片供应商的产品。

使用独立于制程外的DSP设计资料库也可以对设计师的产能做出卓越贡献。一个由一般DSP功能架构起来的设计，可在设计初期免除架构参数调整等不必要的妨碍。设计完成后，经由设计流程里头的DSP合成时的最佳化限制导向，这些功能将会被调整得更有效能，参数的延迟时间将会被纳入计算，并不会耗费系统设计者的产能。

《图二 DSP合成流程图》

清楚的硬体建置与最佳化

DSP设计师通常希望能够专注在设计制程上，并最小化硬体实现所耗费的时间。 DSP架构设计师不会利用些特殊程式语言的技巧，只是让DSP设计转换成暂存器转换阶层（RTL）硬体描述语言，而他们也不需要。为了让设计师的专业充分发挥，采用良好的FPGA设计方法是极度重要的，如此一来可以让程式发展人员在不用注意硬体设计细节的情况下亦能得到所需的制程。

DSP特化的合成是DSP设计领域和FPGA硬体实现领域之间的关键连结，也提升DSP FPGA的可能性。另外，它也是FPGA-based DSP发展流程中的基本组成。该合成使得设计进入点可以在高层次的抽象阶层，并自动分析最佳化的尺寸与效能。使用DSP合成时，设计师可以用他所熟悉的程式语言快速掌握一种设计，并且靠着自动化的合成分析技术提供特定范围的可能结果。

FPGA为主的DSP设计发展建置流程是从无关供应商的高阶模型开始，像是基于Synplicity的Synplify的DSP设计资料库。在这个阶段，设计可以被硬体建置，但却不会影响系统架构。系统架构设计师在纯制程之阶段创造该模型，因此可以维持专注在设计高阶的功能上，高阶数值模拟环境像是MathWorks的Simulink自然可以处理DSP特殊的挑战，像是多速率离散时间定义（multi -rate discrete time definition）以及浮点数模拟（floating-point simulations）。

一旦该模型发展完成，即可进行DSP合成。一个和DSP合成有着紧密接和的介面模组，让设计者在即使设计已经被合成且完成最佳化的情况下，仍可在原始的程式码中继续工作，因为原始程式码被保留的缘故，系统设计者可以不需考量硬体建置等议题，借此确保忠实的原味设计。

进行合成之际，设计者必须定义出效能以及面积的限制，合成引擎必须应用智慧将合成参数选项以及合成演算法，创造出不同选项提供设计者评估选择。举例来说，若在某应用中，效能的考量是优先于面积的，那么使用上百个乘法器在同一设计中也是情有可原的，这个设计可能是非常高速但也相当耗费面积。另一方面，优先考量面积的系统，像是手持装置应用将会利用资源共享的方式来实现这样的系统，并且牺牲部分的效能，最佳化分析必须要有限制导向的DSP合成技术，以及可以完整包含各种建置选项之制程支援。

DSP合成精巧的制作出一种消耗最少资源又能达到效能要求目标的架构，达到这些客观的需要合成引擎应用最佳化的技术像是折叠（folding）运算到共享的资源、系统层次的时间最佳化（retiming）以及插入延迟等等，这个最终设计将会用与供应商无关的暂存器转换层级（RTL）程式码来产生。

剩下的步骤就是依照那些传​​统的特殊应用晶片（ASIC），或是FPGA发展流程来设计FPGA为主的DSP元件。由DSP合成软体所提供的高度最佳化RTL码将备用于当成FPGA逻辑合成的输入，也就是实现FPGA硬体。 DSP合成和FPGA合成之间的紧密连结可以确保剩下流程中的步骤效能，并创造出最佳化的结果。

系统开发者于该DSP发展流程下，可避免犯下以往经常困扰设计者的常见错误，利用高阶模组以及紧密连结的DSP合成介面，以往由DSP演算法转移成硬体描述语言的难题可被彻底的解决；此外，紧密整合的DSP模型和合成阶段里，单一的原始码在流程中维持不变。这意味着任何系统层级演算法的改变将会自动被建置于合成的RTL程式码中，DSP设计工程师不需要知道架构，或是与供应商相关的技术细节。

DSP特化的FPGA正在快速演变成​​今日高度要求且多样化的应用选项。应用和供应商无关的设计资料库还有DSP合成，是成功且有效率地规划出以FPGA为主的DSP设计流程之基础。这些关键提供了在高阶语言程式码快速且准确最佳化设计的工具，并且随时准备好可被重复使用，或被移植到未来更先进的不同FPGA架构上。有了这些能力在手，系统设计者现在可以得到强大的FPGA技术以达产品在市场上的竞争优势。

---作者为Synplicity美商昕博科技资深技术行销经理---