SiP：犹如大都会多元整合功能

时空仿佛又拉回16年前的纽泽西（New Jersey）厚薄坑（Hoboken）赫德逊河畔（Hudson River），笔者望见了有如Stack Memory的世贸中心双子星（World Trade Center）；向全世界收送讯息的射频前端（RF Front-end）──联合国大厦；忙碌热络有如微处理器的华尔街（Wall Street）；个性有型如类比与混合讯号的百老汇（Broadway）与苏活区（SoHo）。平衡身、心、灵兼具过滤尘嚣的珍贵绿地中央公园（Central Park），正如同电路板（PWB）内藏式平衡电路（Embedded Balun）与各式各样的带通滤波器（Band Pass Filters ）。快速便捷的纽约地铁网，就像是数位资讯汇流排（Digital BUS）;以及如同Super I/O般的甘迺迪（JFK）、纽华克（Newark）、拉瓜底亚（La Guadia）机场、Holland以及Lincoln海底隧道等等。纽约曼哈顿所整合的并非仅是高密度的楼层建筑，更是汇萃全球政、经、文、教、科、艺的多元异质整合（Heterogeneous Integration）。如果说曼哈顿（Manhattan）半岛是全球单位面积价值最高的大都会，那么从纽约曼哈顿的灵感开始，我们应该不难建构微电子大都会的曼哈顿。

《图一 台北大都会与微电子大都会》

从贝尔通讯实验室（Bell Communications Research，BellCoRe）参与高画质数位电视于宽频整合服务数位网路计画（ATV on B-ISDN）开始，笔者便构思如何能超越Intel的中央处理器（CPU）电脑晶片，以创造出单位面积价值更高的矽晶片。

为实现「微电子大都会建筑师」的理想，笔者历经10余年来的IC设计经验，投入系统级构装SiP（System in Package）整合的新领域，集合愿意成为微电子大都会建筑师的研发团队，创造更多的微电子曼哈顿。

SiP构装正在普及深化

近10年来，全球也逐渐汇聚SiP的普世价值，从Prof. Rao Tummala于乔治亚理工学院（George Institute of Technology；GIT）创立构装研究中心（Packaging Research Center；PRC）专注于SoP（System-on -Package）技术的研究；Lucent成功的企业内创业SyChip的崛起；到IBM高举SiP大纛；Intel对SoC的宣告；Philips的More than Moore论点；TSMC积极筹建晶圆凸块生产线与3D IC技术；到现今全球半导体封装大厂如日月光、Amkor、矽品等，纷纷以SiP为技术主轴擘划宏筹；以至于Fabless设计公司与设计部门诉求SiP产品设计者，一如雨后春笋般成立，SiP 乃一跃而为众所竞逐的热门技术。

根据国际半导体技术蓝图会议ITRS的官方版定义，SiP系指任何由一个以上俱不同功能之主动电子元件，适当地搭配被动电子元件或其他，例如微机电、光、电等元件，组装于一较合宜的标准封装，以于一系统或次系统中提供多功机能者。长远来看，SiP将会是一种能提供整合无线、光电、微流道、生物元件等, 并兼顾屏蔽、热管理、结构、应力等界面问题，以达到讯号感应、信号处理、资料传输与功耗管理等异质技术整体解决方案的机会。

《图二 SiP的三类结构：平面结构、堆栈结构以及内藏结构》

SiP的结构与类别

如(图二)所示，就像大都会的建筑，依照晶片接合结构来说，SiP大致上可三类：平面结构、堆叠结构以及内藏结构。其晶片可以经由陶瓷、金属导线架、有机基板压合或增层，甚至于矽基板或胶带式软性基板等来承载。而被动元件可以是经由焊接于基板的独立元件，或者是内藏于基板成为基板结构体的一部份。一般而言，半导体构装会朝向三维堆叠结构或是内藏结构的主要考量，是在于系统面积的限制与频率响应的需求。现今晶片堆叠架构已普遍应用于行动电子产品。举例来说，有关记忆体相关的晶片堆叠构装的USB记忆体模组，与 CF、SD、XD 等记忆卡，都已大量出货。这其中的一个重要因素考量为整体封装厚度。最近市场对晶片堆叠的需求是8颗垂直堆叠的总厚度不超过1.2mm，这对于构装技术的挑战将包括更薄的晶片与基板，更低的线幅及更薄的模厚。

在有限的电路板面积限制下，内藏结构是另一个可以大幅减省电路板面积的可行方案。这个道理很简单，其实就像大都会中不可或缺的地下商城一样，内藏技术是将主动或被动元件内埋于电路基板内层，以达到减省电路板面积的要求。目前台湾工业技术研究院已成功研发低成本高效能的有机电路板内藏主被动元件技术，并成功移转业界大量生产。40），並成功地結合低成本的傳統印刷電路板技術，將無線通信應用裡、廣為使用的射頻電路中的被動元件，"工研院也自主研发成功有机奈米高介电材料（DK 40），并成功地结合低成本的传统印刷电路板技术，将无线通信应用里、广为使用的射频电路中的被动元件，以低成本的内藏被动元件技术，大量取代传统的电阻、电容、电感等独立元件；并藉由良好的对称及比例设计方法，将平衡非平衡（Balun）等难缠的射频电路，以内藏被动元件技术取代传统颇占空间的独立元件，成功地完成无线通信区域网路（WLAN）的产品开发，如(图三)所示。

《图三 内藏被动组件的无线通信局域网络（WLAN）产品》

一般而言，由于IC载板对高密度脚位及高密度绕线有其一定的密度限制，堆叠构装并非对高脚位晶片全然适合。当IC接脚数陡增时，晶片间的引线复杂度将随之增加，并严重威胁到产品良率。此时，传统的晶片堆叠与其被动元件的连接，将受到严重的限制。而结合覆晶技术、晶片堆叠与晶圆贯穿的整合技术，将有助于处理高脚位的多晶片构装，如(图四)所示。这时，不仅构装面积大幅减省，其频率响应也因为其讯号连接线的大幅减短，功能将获提升，这就有如高楼内的高速电梯、迅速地上下于各楼层间一般，不仅面积减省，而且速度大幅提升。

《图四 三维构装提供更精减的空间与更短的讯号连接》

SiP在构装产业的积极角色

简单来说，SiP的目的，是要整合不同制程的元件与多重功能，藉由缩装尺寸微小化，以提升功能整合度，提高产品可靠度，并藉由大量生产进而降低成本。 SiP最主要的挑战，在于评估如何藉由半导体构装技术与材料，将不同制程技术的晶片，有效地整合成为一具市场竞争力的单封装产品。而这系统化的整合技术，则有赖共同设计机制与生产制造、并整合跨技术的解决方案。今日业界可以运用各种不同无论传统或先进的晶片技术与基板技术，来完成SiP各式各样的开发应用。

构装技术本身已不再是SiP整合过程中唯一的障碍，因为近10几年来，整个构装技术无论在晶圆薄化、晶片钻孔、覆晶凸块、覆晶堆叠等技术发展上，都有长足的进步，甚至在构装设备与材料上，也获致不错的进展。举例来说，以往在晶圆厚度上的掌握，传统的晶圆研磨技术仅能达到200微米。自从电浆蚀刻技术问世后，如今50微米晶圆薄化量产今，已不再是难题，如(图五)所示。

《图五 芯片厚度50微米3D堆栈》

甚至因应未来RFID产品的需求，数微米的晶圆厚度已经是指日可待。而雷射钻孔技术的成熟，更是让晶圆穿孔Through Wafer Via蔚为三维晶片堆叠中重要的关键技术，如(图六)所示。

《图六 芯片厚度50微米雷射孔径70微米》

SiP未来将面临的技术挑战

SiP经过多年来的酝酿,已逐渐成为精巧型个人行动电子产品如行动手机、PDA等的系统解决方案。 SiP技术虽逐渐成熟,但仍面临许多挑战。其中主要的挑战包括实体设计、良裸晶测试、晶圆薄化、制程和良率等问题。这些挑战若细分内容，应可包括下列数项:

大都会的营建工程虽然浩瀚艰巨，营造前的建筑设计更须缜密规划，微电子大都会的擘画与建构亦复如此。大都会的建筑师在擘画宏筹伊始，必先对都会机能与需求导向有清楚的了解，什么地方规划大商圈、文教区、盖巨蛋、铺地铁、设公园、地下街……等。微电子大都会的建筑师亦须就具市场潜力的产品功能与需求，透彻分析，找出最佳的晶片组合，达到特定系统功能，并寻求最佳设计与制程，以最低风险建构出最符合成本效益的SiP产品。

期望台湾构装产业

台湾半导体技术产业在业者先进的胼手胝足打拼下，已成功地打造了一块金字招牌。根据资料统计，台湾目前在半导体代工的全球市占率为世界第1；在半导体封装的全球市占率为也是世界之冠；无自厂（Fabless）IC设计产业亦缴出全球第2的佳绩。惟近年来半导体产业聚落于中国逐渐酝酿成形，使台湾半导体制造工厂的宝座备受威胁，传统半导体封装产业西进之势似不可止。于今之计，只有以知识技术来作区隔，如何以先进的SiP技术强化传统半导体封装技术；如何结合台湾晶圆代工、晶片设计、晶片测试与下游系统产品业者，共同提升台湾半导体封装产业，从代工制造到产品设计甚至于品牌行销各环节，相信应是一条值得思考的路。 （作者为全球IC设计与委外代工协会亚太区 FSA- Asia Pacific SiP Subcommittee 联席主席）